半導(dǎo)體及基本器件08

第8章組合邏輯電路8.1組合邏輯電路的分析和設(shè)計方法8.2編碼器和譯碼器8.3數(shù)據(jù)選擇器和分配器8.4加法器和數(shù)值比較器

第8章組合邏輯電路8.1組合邏輯電路的分析和設(shè)計方法8.1.1組合邏輯電路的分析方法分析組合邏輯電路的目的是為了確定已知電路的邏輯功能。分析組合邏輯電路的步驟大致如下。1．根據(jù)邏輯電路從輸入到輸出，寫出各級邏輯函數(shù)表達式，直到寫出最后輸出函數(shù)與輸入信號之間關(guān)系的邏輯函數(shù)表達式。2．將各邏輯函數(shù)表達式化簡和變換，以得到最簡的表達式。3．根據(jù)簡化的邏輯表達式列真值表。4．根據(jù)真值表和化簡后的邏輯表達式對邏輯電路進行分析，最后確定其功能。

圖8-1-1圖8-1-2第8章組合邏輯電路8.1.2組合邏輯電路的設(shè)計方法組合邏輯電路的設(shè)計是已知對電路邏輯功能的要求，按邏輯要求將電路設(shè)計出來。與分析過程相反。通常要求電路簡單，所用器件的數(shù)目盡可能少，這就要用到前面介紹的代數(shù)法化簡和卡諾圖化簡法來化簡邏輯函數(shù)。電路的實現(xiàn)可以采用小規(guī)模集成電路、中規(guī)模組合集成器件或者可編程邏輯器件。因此邏輯函數(shù)的化簡也要結(jié)合所選用的器件進行。組合邏輯函數(shù)的設(shè)計步驟大致如下。1．明確實際問題的邏輯功能。許多實際設(shè)計要求是使用文字描述的，因此，需要確定實際問題的邏輯功能，并確定輸入、輸出變量數(shù)及表示符號。2．根據(jù)對電路邏輯功能的要求，列出真值表。3．由真值表寫出邏輯表達式。4．簡化和變換邏輯表達式，從而畫出邏輯圖。第8章組合邏輯電路8.2編碼器和譯碼器8.2.1編碼器1．二進制編碼器圖8-2-1是由門電路構(gòu)成的3位二進制編碼器圖8-2-1二進制編碼器第8章組合邏輯電路2．優(yōu)先編碼器在上述的二進制編碼器中，同一時刻只能有一個有效信號輸入進行編碼，否則容易導(dǎo)致輸出混亂。而優(yōu)先編碼器允許多個輸入端同時為有效信號。優(yōu)先編碼器的每個輸入具有不同的優(yōu)先級別，當(dāng)多個輸入信號有效時，它能識別輸入信號的優(yōu)先級別，并對其中優(yōu)先級別最高的一個進行編碼，產(chǎn)生相應(yīng)的輸出代碼。圖8-2-274LS147邏輯功能示意圖第8章組合邏輯電路8.2.2譯碼器譯碼是編碼的逆過程。由于編碼是將含有特定意義的信息編成二進制代碼，則譯碼就是將表示特定意義信息的二進制代碼翻譯出來。實現(xiàn)譯碼功能的電路稱為譯碼器。1．二進制譯碼器將輸入二進制代碼譯成相應(yīng)輸出信號的電路，稱為二進制譯碼器。圖8-2-3所示為3線-8線譯碼器的邏輯圖。

圖8-2-33線-8線譯碼器的邏輯圖第8章組合邏輯電路2．顯示譯碼器在數(shù)字系統(tǒng)中，經(jīng)常需要將數(shù)字或運算結(jié)果顯示出來，以便人們觀測、查看。因此，顯示電路是數(shù)字系統(tǒng)的重要組成部分。目前用于電子電路系統(tǒng)中的顯示器件主要有發(fā)光二極管組成的各種顯示器件（LED）和液晶顯示器件（LCD），這二種顯示器件都有筆劃段和點陣型兩大類。

圖8-2-5譯碼器和“與非”門構(gòu)成全加器圖8-2-6筆劃段型和點陣型顯示器的示意圖第8章組合邏輯電路（1）LED顯示器件。LED是LightEmittingDiode的縮寫，直譯為光發(fā)射二極管，中文名為發(fā)光二極管。由于作為單個發(fā)光元素LED發(fā)光器件的尺寸不能做的太小，對于小尺寸的LED顯示器件，一般是筆劃段型的，廣泛用于顯示儀表之中；而點陣型器件往往用于大型的和特大型的顯示屏中。圖8-2-7半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法第8章組合邏輯電路（2）液晶顯示器件。液晶是一種特殊的能極化的液態(tài)晶體，是一種有機化合物。在一定的溫度范圍內(nèi)，它既具有液體的流動性，又具有晶體的某些光學(xué)特性，其透明度和顏色隨電場、磁場、光、溫度等外界條件的變化而變化。（3）七段顯示譯碼器。由于數(shù)字顯示電路的應(yīng)用非常廣泛，它們的譯碼器也已經(jīng)作為標(biāo)準(zhǔn)器件，制成了中規(guī)模集成電路。常用的集成七段譯碼驅(qū)動器有74LS47，74LS48，CC4511等。第8章組合邏輯電路8.3數(shù)據(jù)選擇器和分配器8.3.1數(shù)據(jù)選擇器數(shù)據(jù)選擇器的英文是Multiplexer，用縮寫MUX表示。數(shù)據(jù)選擇器的功能是，若干個輸入信號根據(jù)地址信號的要求，從中選出一個傳送到輸出端。1．4選1數(shù)據(jù)選擇器以74LS153為例，這是一個雙4選1數(shù)據(jù)選擇器，即在一個封裝內(nèi)有2個相同的4選1數(shù)據(jù)選擇器。

圖8-3-14選1數(shù)據(jù)選擇器圖8-3-24選1數(shù)據(jù)選擇器邏輯

功能示意圖功能示意圖第8章組合邏輯電路2．8選1數(shù)據(jù)選擇器以74LS151為例，邏輯功能示意圖如圖8-3-3所示。圖8-3-3CT74LS151邏輯功能示意圖8.3.2數(shù)據(jù)分配器數(shù)據(jù)分配就是數(shù)據(jù)選擇的逆過程。數(shù)據(jù)分配器又叫多路分配器。數(shù)據(jù)分配器的邏輯功能是將1個輸入數(shù)據(jù)傳送到多個輸出端中的1個輸出端，具體傳送到哪個輸出端，由地址端的控制信號決定。圖8-3-5數(shù)據(jù)分配器功能示意圖第8章組合邏輯電路8.4加法器和數(shù)值比較器8.4.1加法器能實現(xiàn)二進制加法運算的邏輯電路稱為加法器，在各種數(shù)字系統(tǒng)尤其是在計算機中，二進制加法器是基本部件之一。1．半加器只考慮2個1位二進制數(shù)的相加，而不考慮來自低位進位數(shù)的運算電路，稱為半加器。2．全加器不僅考慮2個1位二進制數(shù)相加，而且還考慮來自低位進位數(shù)相加的運算電路，稱為全加器。

圖8-4-1半加器的邏輯圖和邏輯符號圖8-4-2全加器的邏輯符號第8章組合邏輯電路3．多位加法器實現(xiàn)多位加法運算的電路，稱為多位加法器。圖8-4-3四位串行加法器第8章組合邏輯電路8.4.2數(shù)碼比較器數(shù)碼比較器是實現(xiàn)對2個二進制碼A和B進行比較的數(shù)字電路，比較的結(jié)果只能