第9單元觸發(fā)器和時序邏輯電路

【學習目標】1．了解時序邏輯電路的特點，熟悉時序邏輯電路的一般分析、設計方法。2．掌握各種RS觸發(fā)器、JK觸發(fā)器和D觸發(fā)器的邏輯功能。3．能熟練分析寄存器電路，掌握常用中規(guī)模集成移位寄存器的引腳排列圖、電路功能及應用。4．能熟練分析計數(shù)器電路，掌握常用中規(guī)模集成計數(shù)器的引腳排列圖、電路功能及應用。5．掌握應用電路仿真軟件設計同步時序邏輯電路的技能。第9單元觸發(fā)器與時序邏輯電路項目一雙穩(wěn)態(tài)觸發(fā)器功能測試及應用項目三計數(shù)器的識別及功能測項目二寄存器的功能測試及應用觸發(fā)器是構(gòu)成時序邏輯電路的基本邏輯部件。它有兩個穩(wěn)定的狀態(tài)：0狀態(tài)和1狀態(tài)；不同的輸入情況下，它可以被置成0狀態(tài)或1狀態(tài)；當輸入信號消失后，所置成的狀態(tài)能夠保持不變。根據(jù)邏輯功能的不同，觸發(fā)器可以分為RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T和T′觸發(fā)器；按照結(jié)構(gòu)形式的不同，又可分為基本RS觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器。項目一雙穩(wěn)態(tài)觸發(fā)器功能測試及應用（一）RS觸發(fā)器1．基本RS觸發(fā)器（1）基本RS觸發(fā)器的電路結(jié)構(gòu)及邏輯符號（2）基本RS觸發(fā)器的邏輯功能。輸

入輸出功

能

描

述010置0101置111保持00不定不允許表示現(xiàn)態(tài)，是指觸發(fā)器接受輸入信號之前的狀態(tài)，即觸發(fā)器原來的穩(wěn)定狀態(tài)；表示次態(tài)，是指觸發(fā)器接受輸入信號之后所處的狀態(tài)。

（1）觸發(fā)器的次態(tài)不僅與輸入信號狀態(tài)有關(guān)，而且與觸發(fā)器原來的狀態(tài)有關(guān)。（2）電路具有兩個穩(wěn)定狀態(tài)，在無外來觸發(fā)信號作用時，電路將保持原狀態(tài)不變。（3）在外加觸發(fā)信號有效時，電路可以觸發(fā)翻轉(zhuǎn)，實現(xiàn)置0或置1。（4）在穩(wěn)定狀態(tài)下兩個輸出端的狀態(tài)和必須是互補關(guān)系，即有約束條件?；綬S觸發(fā)器的特點CP＝0時，觸發(fā)器保持原來狀態(tài)不變。CP＝1時，工作情況與基本RS觸發(fā)器相同。2．同步（鐘控）RS觸發(fā)器輸

入輸

出觸發(fā)器功能描述CPRS01×××1直接置10直接置01011100保持011置1100置011不定不允許同步RS觸發(fā)器的邏輯功能表（3）同步RS觸發(fā)器的主要特點①

時鐘電平控制。在CP＝1期間接收輸入信號，CP＝0時狀態(tài)保持不變，與基本RS觸發(fā)器相比，對觸發(fā)器狀態(tài)的轉(zhuǎn)變增加了時間控制。②R、S之間有約束。不允許出現(xiàn)R和S同時為1的情況，否則會使觸發(fā)器處于不確定的狀態(tài)。③

輸入信號在CP=1期間若多次發(fā)生變化，則觸發(fā)器的狀態(tài)也會多次發(fā)生變化，這種現(xiàn)象稱為“空翻”。（4）同步RS觸發(fā)器的波形圖。設觸發(fā)器的現(xiàn)態(tài)為0態(tài)，根據(jù)給定的時鐘脈沖CP和R、S的波形，可畫出同步RS觸發(fā)器輸出端的波形（二）D觸發(fā)器1．同步（鐘控）D觸發(fā)器CP=0時，觸發(fā)器狀態(tài)保持不變，CP=1時，根據(jù)同步RS觸發(fā)器的邏輯功能可知，如果D=0，則R=1，S=0，觸發(fā)器置0；如果D=1，則R=0，S=1，觸發(fā)器置1。在數(shù)字電路中，凡在CP時鐘脈沖控制下，根據(jù)輸入信號D情況的不同，具有置0、置1功能的電路，都稱為D觸發(fā)器。同步D觸發(fā)器的特征方程為

（CP

=1期間有效）

2．邊沿D觸發(fā)器邊沿D觸發(fā)器具有在時鐘脈沖上升沿（或下降沿）觸發(fā)的持點，其邏輯功能為：輸出端Q的狀態(tài)隨著輸入端D的狀態(tài)而變化，但總比輸入端狀態(tài)的變化晚一步，即某個時鐘脈沖來到之后Q的狀態(tài)和該脈沖來到之前D的狀態(tài)一樣。特征方程為 Qn+1

=D（CP上升沿觸發(fā)）波形圖3．集成D觸發(fā)器（三）JK觸發(fā)器1．主從JK觸發(fā)器（1）主從JK觸發(fā)器的電路結(jié)構(gòu)及邏輯符號（2）主從JK觸發(fā)器的邏輯功能。輸

入輸

出觸發(fā)器功能描述CPJK01×××1直接置1100直接置011↓00保持010置0101置111翻轉(zhuǎn)JK觸發(fā)器的特性方程為

JK觸發(fā)器的波形圖具有CP＝1期間接收輸入信號，CP下降沿到來時觸發(fā)翻轉(zhuǎn)的特點，避免了空翻現(xiàn)象的發(fā)生。2．集成邊沿JK觸發(fā)器（1）邊沿JK觸發(fā)器的電路結(jié)構(gòu)及邏輯符號（2）邊沿JK觸發(fā)器的邏輯功能。輸

入輸

出觸發(fā)器功能描述CPJK01×××1直接置0100直接置100↑00保持010置0101置111翻轉(zhuǎn)（3）邊沿JK觸發(fā)器的特點。①邊沿觸發(fā)，無一次變化問題。②功能齊全，使用方便靈活。③抗干擾能力極強，工作速度很高。（4）將JK觸發(fā)器轉(zhuǎn)換為T和觸發(fā)器

將JK觸發(fā)器的J、K端并接在一起，作為一個輸入端（T）的觸發(fā)器稱為T觸發(fā)器。輸

入輸

出功能描述CPT01××0直接置0101直接置111↓0保持1翻轉(zhuǎn)當T

=

1時，T觸發(fā)器變成了觸發(fā)器。

（5）將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)D觸發(fā)器的特性方程為

項目二寄存器的功能測試及應用數(shù)字系統(tǒng)中暫時存放數(shù)碼的邏輯部件稱為寄存器。寄存器按功能不同分為數(shù)碼寄存器（數(shù)據(jù)寄存器）和移位寄存器兩大類。數(shù)碼寄存器只能并行送入數(shù)據(jù)\并行輸出數(shù)據(jù)。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。（一）數(shù)碼寄存器1．數(shù)碼寄存器D觸發(fā)器組成的數(shù)碼寄存器送數(shù)控制時鐘脈沖CP上升沿到來，加在并行數(shù)據(jù)輸入端的數(shù)據(jù)D0～D3就立即被送入寄存器中，即有（二）移位寄存器1．移位寄存器（1）4位右移移位寄存器電路（2）4位左移移位寄存器電路2．集成雙向移位寄存器集成雙向移位寄存器74LS194的引腳排列及邏輯功能示意圖如下圖所示。該寄存器數(shù)據(jù)的輸入、輸出均有并行和串行方式，Q3和Q0兼作左、右移串行輸出端。M1、M0為工作方式控制端，M1M0的4種取值（00、01、10、11）決定了寄存器的邏輯功能。項目三計數(shù)器的識別及功能測試計數(shù)器可按以下幾種情況分類。①按計數(shù)體制分，有二進制計數(shù)器、十進制計數(shù)器和任意進制計數(shù)器。②按計數(shù)器中的數(shù)字增減趨勢分，有加計數(shù)器、減計數(shù)器、加/減（可逆）計數(shù)器。③按工作方式（計數(shù)器中的觸發(fā)器是否同時翻轉(zhuǎn)）分，有異步計數(shù)器和同步計數(shù)器。（一）計數(shù)器1．二進制計數(shù)器（1）異步二進制計數(shù)器異步計數(shù)器的計數(shù)脈沖CP不是同時加到各位觸發(fā)器上。最低位觸發(fā)器由計數(shù)脈沖觸發(fā)翻轉(zhuǎn)，其他各位觸發(fā)器由相鄰低位觸發(fā)器輸出的進位脈沖來觸發(fā)，各位觸發(fā)器狀態(tài)變換的時間先后不一，只有在前級觸發(fā)器翻轉(zhuǎn)后,后級觸發(fā)器才能翻轉(zhuǎn)。這種引入計數(shù)脈沖的方式稱為異步工作方式。①電路組成②工作原理在計數(shù)脈沖的作用下，計數(shù)器狀態(tài)從000變到111，再回到000。按照3位二進制加法計數(shù)規(guī)律循環(huán)計數(shù)，最多計8個狀態(tài)。3個觸發(fā)器輸出即為3位二進制數(shù)，故該電路稱為三位異步二進制加法計數(shù)器。

計數(shù)脈沖CP000010012010301141005101611071118000三位異步二進制加法計數(shù)器的狀態(tài)表三位異步二進制加法計數(shù)器的時序圖由時序圖可以看出，CP、、、各信號的頻率依次降低1/2，故計數(shù)器又稱為分頻器。、、各波形頻率依次為CP脈沖的二分頻、四分頻、八分頻。（2）異步二進制減法計數(shù)器將三位加法計數(shù)器中低位觸發(fā)器的輸出端依次接至相鄰高位觸發(fā)器的控制端C，可構(gòu)成三位異步二進制減法計數(shù)器.三位二進制異步減法計數(shù)器狀態(tài)表000011112110310141005011601070018000三位異步二進制減法計數(shù)器的時序圖2．十進制計數(shù)器十進制計數(shù)器是在二進制計數(shù)器的基礎上得到的，因此也稱為二—十進制計數(shù)器。四位二進制計數(shù)器有16個穩(wěn)定狀態(tài)（0000～1111），可用其中的十個狀態(tài)分別對應每一位十進制數(shù)的0～9共10個數(shù)碼。這種用一組四位二進制數(shù)來表示一位十進制數(shù)的編碼方式稱BCD碼。常用的BCD碼是“8421”碼，它用0000～1001前10種狀態(tài)表示0～9十個數(shù)碼。8421碼十進制加法計數(shù)器狀態(tài)表CP8421碼十

進

制

數(shù)0000001000112001023001134010045010156011067011178100089100191000000。

選用4個下降沿觸發(fā)的JK觸發(fā)器F0、F1、F2、F3構(gòu)成電路，采用同步觸發(fā)方式，分析狀態(tài)表9-20可知，該十進制計數(shù)器電路應具有以下電路特點。從狀態(tài)表可以看出，與二進制加法計數(shù)器相比較，第10個脈沖到來后不是由“1001”變成“1010”，而是恢復到“0000”狀態(tài)，即要求第二位觸發(fā)器F1不能翻轉(zhuǎn)，保持“0”態(tài)，第四位觸發(fā)器應翻轉(zhuǎn)為“0”態(tài)。十進制計數(shù)器電路應具有以下電路特點。

一位同步十進制加法計數(shù)器的邏輯電路圖（二）集成計數(shù)器1．集成異步二—五—十進制計數(shù)器74LS290(1)74LS290的內(nèi)部電路74LS290的內(nèi)部電路由4個觸發(fā)器組成，由F0構(gòu)成二進制計數(shù)器，由F1、F2、F3構(gòu)成五進制計數(shù)器，能實現(xiàn)異步二進制、五進制、十進制計數(shù)功能。通過變換外部電路它可以靈活地組成其他各種進制的計數(shù)器。(2)74LS290的引腳排列圖及邏輯功能示意圖(3)74LS290的引腳功能(4)74LS290的邏輯功能（5）74LS290的應用二進制計數(shù)器電路五進制計數(shù)器電路8421碼十進制計數(shù)器電路兩片74LS290構(gòu)成的100進制加法計數(shù)器2.集成同步二進制加法計數(shù)器74LS161（1）74LS161的引腳排列圖及邏輯功能示意圖（2）74LS161的各引腳功能（3）74LS161的邏輯功能輸

入輸

出×0×××0000（異步清零）↑10××（同步置數(shù)）↑1111計數(shù)×110×保持×11×0保持集成同步計數(shù)器74LS161的主要功能如下解：①用異步清零法。異步清零法是利用計數(shù)器的清零端使M進制計數(shù)器在順序計數(shù)過程中跳越M—N個狀態(tài)（M＞N）提前清零，使計數(shù)器構(gòu)成N進制計數(shù)器。電路連接如圖所示。令因為N

=

7，而且清零不需要CP配合，七進制計數(shù)器狀態(tài)中的0111