數(shù)字電子技術復習題

數(shù)字電子技術復習題〔本科〕一簡題：1、簡述組合電和時序電路各自的特點是什么答：組合電路的點：任何時刻電路的穩(wěn)定輸出僅取決于該時刻各個輸入變量的值，組合電路是門電路組合而成，沒有輸出到入的反饋連接，也不含記憶性的件；時序電路的特點在數(shù)字電路中，但凡任何時刻來的穩(wěn)態(tài)輸出，不僅和該時刻的入信號有關，還決于電路原來的狀態(tài)者，都叫時序電路；時序電路中一定含有存儲電路狀態(tài)的發(fā)器；2、舉例說明三門的特點？答：三態(tài)門是由通門電路加上使能控制信號構(gòu)的，它的輸出端除了有高、低電兩種邏輯狀態(tài)以，還有高阻狀態(tài)。這樣，三態(tài)可以有更多的應用，如：可做多開關、可用于信的雙向傳輸、構(gòu)成數(shù)據(jù)總線等3、門電路與TTL電路相比有些什么優(yōu)點？請列舉出三點？答：CMOS門路與TTL門路比較的優(yōu)勢有：功耗低、電源電范圍寬、抗干擾能力強、輸入阻高、扇出能力強等。4、簡述觸發(fā)器的基本性質(zhì)？答：具兩個穩(wěn)的狀態(tài)，分別用二進制數(shù)碼1和0表示；由個穩(wěn)態(tài)到另穩(wěn)態(tài)，必須有外界信號的觸發(fā)否則它將長期穩(wěn)定在某個狀態(tài)，即長期保所記憶的信息；具兩個輸出端原碼輸出和反輸出。一般用Q的態(tài)說明觸發(fā)器的狀態(tài)。如外界信使Q=Q則破了觸發(fā)器的狀態(tài)，這情況在實際運用中是不允許出現(xiàn)的。5、什是競爭冒險，消除它的本方法有哪些？〔至少列舉方法〕答：在組合電路，當輸入信號改變狀態(tài)時，輸端有可能出現(xiàn)虛假信號——過渡擾脈沖的現(xiàn)象，做競爭冒險；消除競爭冒險的本方法有四種：引入封鎖脈沖、入選通脈沖、接濾波電容、修改邏輯設計增加余項。二、判斷、TTL與非門電不用的入管腳懸空時相當于接地；〔〕、一個觸發(fā)器就是一個最簡的序邏輯電路；〔組合邏輯路特點是無論任何時候輸出信號都不取決于時電路輸入信號，還取決于電路原來的狀態(tài)；〕一般來說集門的輸入阻門路的輸入電阻大很多；〔〕1

323323、計數(shù)器的模和容量都是指計器所用的有效狀態(tài)的數(shù)量；〔三態(tài)門的點輸出端除了有一般門電路的高低電平態(tài)可以有阻狀態(tài)；〔〕、從理論上講，可以用數(shù)據(jù)擇實現(xiàn)任何組合邏輯電路；、同步時序電路和異步時序路根本區(qū)別是它們的輸入信號不同〕判斷題答：1.錯2.對，3.錯錯，5.對6.對，對，8.錯三計算：1、寫、和的簡與或表達式。AB0111000000

&0111

11

11

01

00

F

210

1

1

F

1

1

1

C

&F)()BCD1答案

AB

；F()BCABC()(AC)ACABF()ACA2

4F23〕m4〕m6FABABD(1AB4F23〕m4〕m62、寫以下表達式的最簡與或1〕1

(B)AB

；2〕

F

AF(,)

F(,B,,)0011CD000

，約束條件011110

F

55〕1

YY

74138

YYY

&

F

YYY

6〕

題5FA,,C,D)BC

，約束條件2解3

123〕m34m123〕m34m1〕2〕

FBA)AB(AB)(ABFADF(,B,)

；(A,C(0,2,4,6,)

BC1

00

1

1

0

0

14〕

F(,D)(1,3,4,5,7,11,12,15)ADCD001110

011011

110

100

111

000F

45〕4

50570550570576

YY

74138

YYY

&

F

YYY

題5FACFA,,C,D)6〕

BC

，約束條件CD00

00111011110

F

66教例：P53，—25四畫形假設始態(tài)都“0，畫以各中最輸Q的波，的形下：5

1JK1JKCP

FFDC

QQ

Q0

FFCK

Q

(b)解：a)、兩圖中的觸發(fā)器是的上沿觸發(fā)，所以的波為：CPQ

01

CK

QQ

Q解：電路〔〕圖中的觸發(fā)器CP的降沿觸，所以的形的波形為：CPQ

0CP

FFJCK

Q

FFC

Q

1〔〕解：電路〔〕為一個上沿觸發(fā)的二四分頻電路，其中Q的波形為：CP

6

111

J

Q

J

FF

Q

Q1

K

Q

K

Q〔〕解：電路〔e)Q的形為：CPQ

Q

A

Q

Q

A

D

Q

0B

CK

C

(f)CPAB解：電路〔中Q的形為：CPAJ)BK)Q0電路〔中的波為：7

012012CP()Q0五分題1、下面電路的邏輯功，要求：寫出時鐘方程、驅(qū)動方程、狀態(tài)方程，畫出狀態(tài)轉(zhuǎn)換圖解：時鐘方程：

CPCP驅(qū)動方程：

Dnn,Dn01狀態(tài)方程：

n

,Qn

,Qn

n畫出狀態(tài)轉(zhuǎn)換表Q000001010011100101110111

Q001011101111000010100110狀態(tài)轉(zhuǎn)換圖：8

11QQ001

111

1012、試析下面電路的邏輯功能要求：寫出表達式，列出真表，說明邏輯功能。A

&B

F

5

&解：由電路可寫表達式：FAB)ABABCABCABA((A)BC可得真值表：000001010011100101110111

00010111上述電路在三個變中的2以上為，輸出為1，其余全為。9

012T1N可作為一個三人決電路。012T1N3、分下面電路的邏輯功能，出狀態(tài)轉(zhuǎn)換圖；QQ1

CT

CO

&

CTLSD

CRD

1解：由于是異步清，由電路可得其歸邏輯為：

Qn

Qn

所以有：

，則N=10

即此電路為十進加法計數(shù)器。其狀態(tài)轉(zhuǎn)換圖：nQQ320

0011

4、分下面電路的邏輯功能，出狀態(tài)轉(zhuǎn)換圖；

1

CT

&4、解：由于其歸零邏為：

CTDDDQn，10

CRLDD

1而是步置數(shù)，所其10

，

即，此電路為一10進制加法計數(shù)器。其狀態(tài)轉(zhuǎn)換圖：

QQ00001001

00011000

00100111

00110110

010001015、分析下面電路的邏功能ABC

1&B解：ABBCABAB)ABABCBC和Y2的值表如下：ABC

1

2

由真值表可知，是一個全加器是和，是位教例：P150，例P154，例11

567635567635六、設題：1、用片74LS138和必要的門電路計一個三輸入表決電路。解：根據(jù)三人表過程可得真值表：000001010011100101110111

00010111函數(shù)表達式為：

mm用一片實現(xiàn)述函數(shù)的表達式：可畫出連線圖：

S

Y

S

74138

YY

&

FABC

AA

2、選適當?shù)臄?shù)據(jù)選擇器和反器實現(xiàn)函數(shù)(3,5,6,7)并畫出連線圖。解：(,C)2mABCABCABCABCABAB12

1010101310013011比照選1數(shù)據(jù)選1010101310013011FAAAA有：

A,D0,DD,D可畫出連線圖：AB

AA

YFD3.用JK觸發(fā)設計一個三分頻電路，并畫出邏輯圖。解：根據(jù)題意選電路的狀態(tài)為：S

0

S

1

S

2設：編碼為：

1

0選擇個上升沿觸發(fā)的JK觸器，并采用同步方案。時鐘方程為：

CPCP電路次態(tài)卡諾圖Qn01

0100

110xxQnn圖1可將它分解為2個諾圖，從而求得次態(tài)程：Qn1

0

0

1

0

1QnQn01100比照觸器的特性方：

QnKQ

n13

101可得驅(qū)動方程：101JK0J10邏輯電路圖如下

K10J

FF

0

Q

J

Q1

CK

1

Q

CK

1

QCP4、用下降沿觸發(fā)的JK發(fā)器，設計一個同步二四分頻電路。解：選擇個下降沿觸發(fā)的JK觸器，并采用同步方案。時鐘方程為：

CPCP電路次態(tài)卡諾圖1

0111

11000次Q諾圖

(4分可將它分解為2個諾圖，從而求得次態(tài)程：Qnnnn111001Q0

0

0

0比照觸器的特性方：

QnKQ

n可得驅(qū)動方程：

JJKn10

〔4分〕邏輯電路圖如下14

112T1211T12112T1211T12J

0

J

1

CK

1

Q

CK

1

QCP時序圖：略。

(4分)5、已74LS161為帶異步清零、同步數(shù)的位二進制同步加法計數(shù)器用設計一個十二進制計數(shù)器，畫出其邏輯電路圖；解：假設用74LS161的步零端實現(xiàn)設計十二進制加法計數(shù)器用求得其歸零邏輯：Q所以其邏輯圖為：分20

11001

CT

QQQ

&CT

74LS161

LD

1

DD

CRD

〔4分或者，用的步數(shù)端實現(xiàn)，則要設計十二進制加計數(shù)器。應該用

求得其歸零邏輯：

Q

Q

Qn

所以其邏輯圖2為：〔6分

QQ

CT

CO

&CT

74LS161

DD

LDD

〔4分〕首門路設計一個全加器電路，然再譯碼器和與非門實現(xiàn)，并畫出邏輯電路圖；解：根據(jù)題意，實現(xiàn)全加器功能，所以其輸入量應含有兩個相加AiBi和位15

iiiiiiiiiiiii12147iiiiiiiiiiiiiiiiiiiiiiii121