硬件課程設計教學提綱_第1頁
硬件課程設計教學提綱_第2頁
硬件課程設計教學提綱_第3頁
硬件課程設計教學提綱_第4頁
全文預覽已結束

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

課程名稱:硬件課程設計適用專業(yè):計算機科學與技術《硬件程計》Course教學大1.課程性質與任務性質本課程的授課對象為計算機科學與技術專業(yè)本科生課程屬性為專業(yè)必修課算系類程成分科學與技踐。該課程講授硬件描述語言的綜合知識和如何用硬件描述語言開發(fā)專用集成電路兩大部分。同時為3-4年級“計算機接口與通信技術”和“計算機體系結構”的學習打下基礎,在計算機系統(tǒng)能力培養(yǎng)方面起著十分重要的作用。教學目標深刻領會硬件描述語言掌握硬件描述語言的模塊設計方法能夠運用硬件描述語言的3種描述方式,熟練數(shù)字系統(tǒng)設真及能夠設計簡化的RISCCPU器件等。通過基本實驗和基礎實驗使學生掌握實驗平臺和工具、掌握部件的設計方法和簡單的RISCCPU的設計。2.課程教學基本內容及要求第一章硬件描述語言模型的不同抽象級別(一)基本要求1、掌握:門級結構描述2、理解:如何通過硬件描述語言的行為描述進行建模3、了解:用硬件描述語言進行TOP-DOWN計的方法(二)教學及考核內容1.1門級結構描述1.2硬件描述語言的行為描述建模第二章如何編寫和驗證簡單的純組合邏輯模塊(一)基本要求1、掌握:加法器、比較器、多路器的設計2、理解:乘法器的設計3、了解:總線和總線操作(二)教學及考核內容2.1加法器、乘法器、比較器、多路器2.2總線和總線操作

第三章復雜數(shù)字系統(tǒng)的構成(一)基本要求1、掌握:基本和常用的數(shù)字邏輯電路的設計2、理解:數(shù)據(jù)流動的控制3、了解:在硬件描述語言設計中啟用同步時序邏輯(二)教學及考核內容3.1運算部件和數(shù)據(jù)流動的控制邏輯3.2數(shù)據(jù)在寄存器中的暫時保存3.3數(shù)據(jù)流動的控制第四章同步狀態(tài)機的原理、結構和設計(一)基本要求1、掌握:基本和常用的有限狀態(tài)機2、理解:用硬件描述語言描述可綜合的狀態(tài)機3、了解:復雜時序邏輯電路設計實踐(二)教學及考核內容4.1狀態(tài)機的結構4.2Mealy狀態(tài)機和Moore狀態(tài)機的不同點4.3如何用硬件描述語言描述可綜合的狀態(tài)機第五章設計可綜合的狀態(tài)機的指導原則(一)基本要求1、掌握:典型的狀態(tài)機實例2、理解:狀態(tài)機的置位與復位3、了解:可綜合風格的硬件描述語言模塊實例(二)教學及考核內容5.1典型的狀態(tài)機實例5.2可綜合風格的硬件描述語言模塊實例5.3狀態(tài)機的置位與復位第六章簡化的RISC_CPU設計(一)基本要求1、掌握:RISC_CPU結構,RISC_CPU操作和時序2、理解:RISC_CPU尋址方式和指令系統(tǒng)3、了解:RISC_CPU模塊的調試(二)教學及考核內容6.1RISC_CPU結構6.2RISC_CPU操作和時序6.3RISC_CPU尋址方式和指令系統(tǒng)

6.4RISC_CPU模塊的調試3.本課程與其它相關課程的聯(lián)系與分工在學習本課程之前,應對數(shù)字邏輯以及計算機組成原理有深入的理解,并且應該至少了解電路與電子學的基本知識數(shù)字邏輯側重基本器件原理的講述計算機組成原理側重計算機運行原理的描述,本課程側重于器件,模塊和簡單的RISC_CPU模塊如何設計與實現(xiàn)。本課程的先修課程:計算機組成原理、邏輯本課程的后續(xù)課程:計算機體系結構、計算機接口與通信4.實踐性教學內容的安排與要求所有實驗都實驗,主1簡單的組合邏輯設計實驗2加法器、比較器和多路器等的設計實驗3時序邏輯電路的設計4利用有限狀態(tài)機進行時序邏輯的設計5較復雜的組合與時序邏輯電路的設計6簡單RISC-CPU的設計通過實驗學生應全面掌握利用硬件描述語言建模仿真和綜合技術能領會設計數(shù)字邏輯電路與系統(tǒng)方法,特別是簡U的設計,能將理論和實際應用切實結合起來。5.課程各篇章(節(jié))學時分配總學時為五周,其中課程講授二周,實驗三周。課程各章節(jié)學時分配如下:教學內容1硬件描述語言模型的不同抽象級別2如何編寫和驗證簡單的純組合邏輯模塊3復雜數(shù)字系統(tǒng)的構成4同步狀態(tài)機的原理、結構和設計5設計可綜合的狀態(tài)機的指導原則1深入理解用硬件描述語言進行設計的方法2簡化的RISC_CPU設計1簡單的組合邏輯設計實驗2加法器、比較器和多路器等的設計實驗3時序邏輯電路的設計4利用有限狀態(tài)機進行時序邏輯的設計5較復雜的組合與時序邏輯電路的設計6簡單RISC-CPU的設計

講授第一周第二周

實驗第三、四五周

合計6.本課程在課外練習方面的要求

23要求學生課外應認真閱讀教材學習理解教學參考書完成教師指定的硬件課程設計題目。7.本課程在使用現(xiàn)代化教學手段方面的要求1、本課程前兩周采用課堂講授、課下輔導的方式,以課堂講授為主,后三周為學生實踐設計時間。2、使用PowerPoint幻燈片作為主要教學輔助工具,以模式教學網(wǎng)或課程網(wǎng)站為主要載體,根據(jù)上課內容教師選擇演示軟件的分析運行進行教學。8.教材及教學參考書教材:夏宇聞編著.Verilog數(shù)字系統(tǒng)設計教程(第3版),北航出版社,年7月參考書:1、王金明編著.數(shù)字系統(tǒng)設計與Verilog(第6版電子工業(yè)出版社,2001年2月2、賈熹濱等編著.數(shù)字邏輯基礎Verilog硬件描述語言(第1版),清華大學出版社,2012年8月3、何賓編著.EDA原理及Verilog實現(xiàn)(第1版),清華大學

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論