第四章,主存儲器

本文格式為Word版，下載可任意編輯——第四章,主存儲器1第四章主存儲器2一存儲器概述存儲器存放計算機程序和數(shù)據(jù)的部件存儲系統(tǒng)包括存儲器以及管理存儲器的軟硬件和相應的設備3存儲器的作用計算機真正工作的場所是主存內(nèi)存全體驅(qū)動程序操作系統(tǒng)工作數(shù)據(jù)成品半成品應用程序務必加載到主存中才能由CPU讀取高速緩存的速度比主存儲器快作為CPU與內(nèi)存的緩沖區(qū)主要起到平衡CPU與主存這間的速度的作用有效解決了CPU速度與主存速度的不匹配問題輔佐存儲器如硬盤軟盤也稱為外存用來存放暫時不加入運行的程序和數(shù)據(jù)以及永久存儲信息輔佐存儲器的容量很大但存取速度慢并且不能為CPU直接訪問務必先將其中信息調(diào)入主存后才能為CPU所訪問4存儲系統(tǒng)的層次布局CPUCACHE主存內(nèi)存輔存外存根據(jù)各種存儲器的存儲容量存取速度和價格比的不同將它們按照確定的體系布局組織起來使所放的程序和數(shù)據(jù)按照確定的層次分布在各種存儲器中51主存和高速緩存之間的關系Cache引入為解決cpu和主存之間的速度差距提高整機的運算速度在cpu和主存之間插入的由高速電子器件組成的容量不大但速度很高的存儲器作為緩沖區(qū)Cache特點存取速度快容量小存儲操縱和管理由硬件實現(xiàn)Cache工作原理程序訪問的局部性在較短時間內(nèi)由程序產(chǎn)生的地址往往集中在存儲器規(guī)律地址空間的很小范圍內(nèi)指令分布的連續(xù)性和循環(huán)程序及子程序的屢屢執(zhí)行數(shù)據(jù)分布不如指令明顯但對數(shù)組的訪問及工作單元的選擇可使存儲地址相對集中62主存與輔存之間的關系主存半導體優(yōu)速度快缺容量受限單位本金高斷電損失信息輔存光盤磁盤優(yōu)容量大信息長久保存單位本金低缺存取速度慢CPU正在運行的程序和數(shù)據(jù)存放在主存暫時不用的程序和數(shù)據(jù)存放在輔存輔存只與主存舉行數(shù)據(jù)交換7二存儲器的分類1按存儲器在計算機系統(tǒng)中的作用分類1高速緩沖存儲器Cache2主存儲器3輔佐存儲器2按存取方式分類1隨機存取存儲器RAM2只讀存儲器ROM3依次存取存儲器SAMsequentialAccessMemory4直接存取存儲器DAMDirectAccessMemory3按存儲介質(zhì)分類1磁芯存儲器2半導體存儲器3磁外觀存儲器4光存儲器4按信息的可保存性分類1易失性存儲器2非易失性存儲器841主存儲器處于全機中心地位1正在運行的程序和數(shù)據(jù)存放于存儲器中CPU直接從存儲器取指令或存取數(shù)據(jù)2采用DMA技術(shù)或輸入輸出通道技術(shù)在存儲器和輸入輸出系統(tǒng)之間直接傳輸數(shù)據(jù)3多處理機系統(tǒng)采用共享存儲器來存取和交換數(shù)據(jù)942主存儲器分類1隨機存儲器RAMrandomaccessmemory易失性存儲器2只讀存儲器ROMreadonlymemory非易失性存儲器3可編程序只讀存儲器PROMprogrammableROM一次寫入不能修改非易失性存儲器4可擦除可編程序只讀存儲器EPROMerasablePROM可用紫外線擦除擦除后可再次寫入非易失性存儲器5可用電擦除的可編程序只讀存儲器E2PROMelectricallyEPROM可用電改寫非易失性存儲器1043主存儲器的主要技術(shù)指標主存儲器的主要性能指標主存容量存儲器存取時間和存儲周期時間1存儲容量按字節(jié)或按字尋址容量為多少字節(jié)單位KB210MB220GB230地址線數(shù)抉擇最大直接尋址空間大小n位地址2n2存取時間存儲器訪問時間或讀寫時間memoryaccesstime指啟動一次存儲器操作到完成該操作所體驗的時間讀出時間指從CPU向MEM發(fā)出有效地址和讀命令開頭直到將被選單元的內(nèi)容讀出為止所用的時間寫入時間指從CPU向MEM發(fā)出有效地址和寫命令開頭直到信息寫入被選中單元為止所用的時間113存儲周期時間又稱讀寫周期或訪問周期CPU連續(xù)啟動兩次獨立的存儲器操作所需間隔的最小時間目前一般存儲器可達幾納秒ns1244主存儲器的根本操作主存儲器用來暫時存儲CPU正在使用的指令和數(shù)據(jù)它和CPU的關系最為緊密主存儲器和CPU的連接是由總線支持的連接形式如圖41所示13問題1如何完成存儲器的讀操作2如何完成存儲器的寫操作CPU與主存之間采取異步工作方式以ready信號表示一次訪存操作的終止2K字n位14讀取操作從CPU送來的地址所指定的存儲單元中取出信息再送給CPU1地址ARABCPU將地址信號送至地址總線2ReadCPU發(fā)讀命令3WaitFC等待存儲器工作完成信號ready4ARDBDR讀出信息經(jīng)數(shù)據(jù)總線送至CPU寫存操作將要寫入的信息存入CPU所指定的存儲單元中1地址ARABCPU將地址信號送至地址總線2數(shù)據(jù)DRDBCPU將要寫入的數(shù)據(jù)送到數(shù)據(jù)總線3WriteCPU發(fā)寫信號4WaitFC等待存儲器工作完成信號ready15主存儲器的根本布局存儲體是存儲器的核心是存儲單元的集合體而存儲單元又是由若干個記憶單元組成的地址譯碼驅(qū)動電路包含譯碼器和驅(qū)動器兩片面組成譯碼器將地址總線輸入的地址碼轉(zhuǎn)換成與之對應的譯碼輸出線上的有效電平以表示選中了某一存儲單元然后由驅(qū)動器供給驅(qū)動電流去驅(qū)動相應的讀寫電路完成對被選中存儲單元的讀寫操作IO和讀寫電路包括讀出放大器寫入電路和讀寫操縱電路用以完成被選中存儲單元中各位的讀出和寫入操作存儲器的讀寫操作是在操縱器的操縱下舉行的半導體存儲芯片中的操縱電路務必在接收到來自操縱器的讀寫命令或?qū)懺试S信號后才能實現(xiàn)正確的讀寫操作1645讀寫存儲器隨機存儲RAM17存儲信息原理動態(tài)存儲器DRAM動態(tài)MOS型依靠電容存儲電荷的原理存儲信息功耗較小容量大速度較快作主存靜態(tài)存儲器SRAM雙極型靜態(tài)MOS型依靠雙穩(wěn)態(tài)電路內(nèi)部交錯反應的機制存儲信息功耗較大速度快作CacheSRAM利用雙穩(wěn)態(tài)觸發(fā)器來保存信息只要不斷電信息是不會損失的由于其不需要舉行動態(tài)刷新故稱為靜態(tài)存儲器DRAM利用MOS電容存儲電荷來保存信息使用時需要給電容充電才能使信息保持即要定期刷新181六管靜態(tài)根本存儲電路P117圖421為什么說六管靜態(tài)根本存儲電路是利用雙穩(wěn)態(tài)觸發(fā)器來保存信息2如何寫0如何寫13T5T6管的作用是什么一SRAM19T1T6構(gòu)成一個記憶單元的主體能存儲一位二進制信息其中T1T4構(gòu)成根本RSFF用來存儲一位二進制信息T5T6構(gòu)成讀寫操縱門用來傳送讀寫信號電路中有一條字線用來選擇這個記憶單元有兩條位線用來傳送讀寫信號A1B0T1止T2通記憶單元存儲0A0B1T1通T2止記憶單元存儲1字線0記憶單元未被選中T5T6止FF與位線斷開原存信息不會損失稱保持狀態(tài)字線1記憶單元被選中T5T6通可舉行讀寫操作20由于T5T6通那么AB點與位線1位線2相連若記憶單元為1A0B1T1通T2止那么位線1產(chǎn)生負脈沖若記憶單元為0A1B0T1止T2通那么位線2產(chǎn)生負脈沖這樣根據(jù)兩條位線上哪一條產(chǎn)生負脈沖判斷讀出1還是0讀操作字線1記憶單元被選中T5T6通可舉行讀寫操作21寫操作若要寫入1那么使位線1輸入0位線2輸入1它們分別通過T5T6管迫使T1通T2止A0B1使記憶單元內(nèi)容變成1完成寫1操作若要寫入0那么使位線1輸入1位線2輸入0它們分別通過T5T6管迫使T1止T2通A1B0使記憶單元內(nèi)容變成0完成寫0操作在該記憶單元未被選中或讀出時電路處于雙穩(wěn)態(tài)FF工作狀態(tài)由電源VDD不斷給T1T2供電以保持信息但是只要電源被切斷原存信息便會損失這就是半導體存儲器的易失性22216X1位靜態(tài)存儲器布局圖23T1T6存儲單元1bit16個存儲單元排列成44矩陣的形式每個存儲單元被連接到不同字線位線的交錯處并加上讀寫操縱電路用地址編譯器供給字線位線選擇信號要訪問16個存儲單元需要4位地址A0A3A0A1行地址經(jīng)X譯碼器產(chǎn)生4個譯碼信號來選擇4行A2A3列地址經(jīng)Y譯碼器產(chǎn)生4個譯碼信號來選擇4列這樣用4位地址A0A3可選中行列交錯處的存儲單元為了用Y譯碼信號選擇一列在每個存儲單元處加兩個MOS管T7T8用于選擇把指定列的全部存儲單元的T5T6管與該列的位線1位線2連接而其他各列的全部存儲單元都與對應列的位線1位線2斷開24當一個存儲單元被選中它的字線使該存儲單元的T5T6管導通列線把該存儲單元的T7T8管導通若執(zhí)行寫操作寫入數(shù)據(jù)DIN經(jīng)T5T6T7T8寫入FF若執(zhí)行讀操作FF的狀態(tài)經(jīng)T5T6T7T8和位線1位線2送入讀出放大器得到讀出數(shù)據(jù)信號Dout251K1位1k210需要10根地址線A0A4X地址譯碼器A5A9Y地址譯碼器組成3232的存儲矩陣操縱端26CPU通過AB把要讀取的存儲單元地址傳送到相應的芯片讀取地址引腳激活片選信號CSCS0并發(fā)出讀取命令以WE1經(jīng)過一段時間從芯片數(shù)據(jù)端輸出有效數(shù)據(jù)讀出數(shù)據(jù)經(jīng)DB送至目的地后片選和讀命令撤消讀周期終止讀周期27讀周期的參數(shù)根據(jù)地址和片選信號建立時間的先后不同有兩種讀數(shù)時間若片選信號先建立其輸入輸出波形如圖45a所示若地址先建立其輸入輸出波形如圖45b所示28地址讀數(shù)時間taAdr當CS0時自地址Adr建立開頭到得到讀出數(shù)據(jù)所需的時間稱為地址讀數(shù)時間片選讀時間taCS設地址信息在CS1期間已建立那么從CS負跳變開頭到得到讀出數(shù)據(jù)所需的時間稱為片選讀數(shù)時間片遏止到輸出的傳輸延遲tPLHCSDour是自CS正跳變到達至輸出變?yōu)?所需的時間地址對片選的建立時間tsuAdrCS假設地址在CS1期間變化那么為了能在CS負跳變到達后按地址讀出數(shù)據(jù)地址的變化應提前在CS負跳變到達前舉行所需提前的最短時間稱tsuAdrCS29CPU通過AB確定要寫入信息的位置并把要寫入的數(shù)據(jù)傳輸?shù)紻B激活片選信號CSCS0并發(fā)出寫取命令WE0將已傳輸過來的數(shù)據(jù)寫入相應的地址單元片選和寫命令撤消寫周期終止寫周期30寫周期的參數(shù)地址對寫允許WE的建立時間tsuAdr要求地址的建立應提前在WE0到達前即WE1舉行所需提前的最短時間稱為tsuAdr地址對寫允許WE的保持時間thAdr在寫允許WE撤除后即WE1地址務必保持一段時間不變這段最短的保持時間稱為thAdr又稱寫恢復時間片選對寫操縱的建立時間tsuCS和保持時間thCS存儲器中CS的變化一般總是在WE1期間舉行輸入數(shù)據(jù)對寫允許的建立時間tsuDIN把數(shù)據(jù)到達至寫允許撤除的最短時間間隔稱為tsuDIN數(shù)據(jù)對寫允許的保持時間thDIN最小