數(shù)字集成電路課程設(shè)計報告-4bits超前進位加法器全定制設(shè)計

式--可編輯--專業(yè)資料-----第章概述1.1課程設(shè)計目的?綜合應用已掌握的知識?熟悉集成電路設(shè)計流程?熟悉集成電路設(shè)計主流工具?強化學生的實際動手能力?培養(yǎng)學生的工程意識和系統(tǒng)觀念?培養(yǎng)學生的團隊協(xié)作能力1.2課程設(shè)計的主要容設(shè)計題目4bits超前位加法器全定制設(shè)計設(shè)計要求整個電路的延時小于整個電路的總功耗小于20pw總電路的版圖面積小于60*60um設(shè)計內(nèi)容功能分析及邏輯分析估算功耗與延時電路模擬與仿真版圖設(shè)計版圖數(shù)據(jù)提交及考核，課程設(shè)計總結(jié)第章功能分析及邏輯分析2.1功能分析742834位超前進位加法器，不同于普通串行進位加法器由低到高逐級進位，完整版學習資料分享----

式--可編輯--專業(yè)資料-----超前進位加法器所有位數(shù)的進位大多數(shù)情況下同時產(chǎn)生，運算速度快，電路結(jié)構(gòu)復雜。其管腳如圖2-1所示：圖2-174283管腳圖2.2推薦工作條件（據(jù)SMIC藝進行修改）表2-1SMIC0.18工藝工作條件2.3直流特性（根據(jù)SMIC0.18工進行修改）表2-2SMIC0.18直流性完整版學習資料分享----

式--可編輯--專業(yè)資料-----2.4交流（開關(guān)）特（根據(jù)SMIC0.18工藝進行修改）表2-3SMIC0.18工交流（開關(guān)）特性2.5真值表表2-4位超進位加法器真值2.6表達式定義兩個中間變量Gi和Pi：所以：完整版學習資料分享----

式--可編輯--專業(yè)資料-----進而可得各位進位信號的羅輯表達如下2.7電路原理圖超前進位加法器原理于個的超前進位組的晶體管實現(xiàn)具有N+1個并行分支且最多有N+1個晶體管堆疊在一起于門的分支和晶體管的堆疊較多使性能較差以超前進位計算在實際中至多智能限制于2或位了建立非?？焖俚募臃ㄆ饕堰M位傳播和進位產(chǎn)生組織成遞推的樹形結(jié)構(gòu)圖2-2所示個比較有效的實現(xiàn)方法是把進位傳播層次化地分解成N位的組合：Co,0=GO+POCi,0Co,1=G1+P1G0+P1P0Ci,0=(G1+P1G0)+(P1P0)Ci,0=G1:0+P1:0Ci,0Co,2=G2+P2G1+P2P1G0+P2P1P0Ci,0=G2+P2Co,12-1Co,3=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0Ci,0=(G3+P3G2)+(P3P2)Co,1=G3:2+P3:2Co,1在公式2-1中，位傳播過程分解成兩位的子組合Gi:j和Pi:j分別表示一組位（從第i位至j位的進位產(chǎn)生和進位傳播函數(shù)。因而我們稱之為塊進位產(chǎn)生和塊進位傳播信號。如果該組產(chǎn)生一個進位，則Gi:j等1而與輸入進位無關(guān)。如果一個輸入進位傳播通過整個一組，則Pi:j為。這一條件等同前面討論過的進位批旁路。例如，當進位產(chǎn)生于第3位或當進位產(chǎn)生于第位并傳播通過第3位時，則G3:2等1即輸入進位傳播通過這兩位時，P3:21（即完整版學習資料分享----

式--可編輯--專業(yè)資料-----圖2-24位超前進位加法器鏡實現(xiàn)的電路圖第章功耗估算與延時3.1電容估算第一級負載電容：=(412x55+559x5)x35+237x(2x55+2x3.5)+208x(2x5+2x3.5)=0.12pf所以

=(5+2.5+3)x1x2.16x10-3=0.023pfCL1=CPN+Cg=0.143pf同理可以計算：輸入緩沖級CPN=0.02pf(最小尺寸反相器的CPN)Cg=0.049pf輸入端兩輸入與非門,或非門輸出端CPN=0.032pf

Cg(最小尺寸反相器的Cg)=0.016pf中間反相器設(shè)計的所有緩沖級尺寸相當計算時取Wn=7uWp=14u)CPN=0.02pf中間緩沖級CPN=0.049pf中間與門輸入端CPN=0.02pf

Cg=0.045pfCg=0.027pfCgn=0.0054pf

Cgp(單管)=0.011pf與門輸出端，或非門輸入端CPN(最壞情況=0.069pfCgn=0.0054pf或非門輸出端CPN(最壞情況=0.057pfCg=0.049pf異或門輸出端輸出緩沖級

Cgp(單管)=0.011pfCg=0.071pf完整版學習資料分享----

CPN=0.078pf輸出級CPN=0.122pf3.2功耗估算

式--可編輯--專業(yè)資料-----Cg=0.29pfCL=15pf在電路工作的時候八個輸入端到中間緩沖級前面的電容相同，所以計算時候只要求一個輸入的電容然后乘以八倍，輸入端的電容另外計算；中間的緩沖級及接下來的一級由于邏輯門的種類比較多，計算電容時，管的Cg一樣，P管先算最小尺寸的Cg，然后再乘以扇入數(shù)；輸出緩沖的前一級的根據(jù)輸出和或者進位分別計算。根據(jù)以上分析可以得出功耗總電容CL總=88.852pf動態(tài)功耗計算公式：對于Vdd=5V，的信號，總功耗為：=33.3mW功耗小于200mW，滿足計要求3.3延時估算總的延時時間為格機電路的延時之和。故本次延時估算的核心思想是先找出延時最長的路徑，再分別算出每一級的延時時間，最后求和。首先，從電路圖我們可以看出延時最長的路徑為：AiBi輸入經(jīng)輸入級，輸入緩沖級，與非門，反相器，中間緩沖級，反相器，四輸入與門，四輸入或非門，反相器，異或門，輸出緩沖級，輸出級最后到達由電路的知識可以知道，電路的延時時間為：第一級延時估算：CL=0.143pf(W/L)n=55(W/L)p=6同理可計算其他各級延時：

所以Tpl1=160ps輸入緩沖級：

Tpl2=183ps

與非門：

Tpl3=97ps完整版學習資料分享----

式--可編輯--專業(yè)資料-----反相器：反相器：四輸入或非門：異或門：輸出級：總延時：

Tpl4=173psTpl6=184psTpl8=180psTpl10=145psTpl12=2264psTpl總4101ps

中間緩沖級：四輸入與門：反相器：輸出緩沖級：

Tpl5=153psTpl7=202psTpl9=138psTpl11=222ps滿足設(shè)計要求3.4本章小結(jié)通過本次實驗，我了解了集成電路設(shè)計時候的工程估算，包括功率的估算，延時的估算。這些估算都跟電容有關(guān)，所以前提是要計算電路各級的電容。由于之前設(shè)計時候沒有考慮到電路的內(nèi)部的邏輯門，導致電路中邏輯門的種類較多，所以電容計算比較繁瑣。最終估算結(jié)果均滿足設(shè)計要求。第章電路模擬與仿真4.1實驗目的:1.介紹cadence的使用方法2.使用chematic工具建立電路圖3.建立test電路4.模擬仿真驗證5.輸出波形、工作頻率和功耗結(jié)4.2原理圖設(shè)計4.2.1建立新庫(1)點選在IW視窗的上面工具Tool→LibraryManager會出現(xiàn)視窗M(Library；(2)點選LM視窗上面的工具列File→New；(3)會產(chǎn)生NewLibrary畫面；(4)在框內(nèi)填入庫名；(5)點OK確定；(6)出現(xiàn)技術(shù)文件關(guān)聯(lián)視窗（如4所示）完整版學習資料分享----

式--可編輯--專業(yè)資料-----圖4-1建新的Library4.2.2建立view建立schematicview（包括反相和其他各類邏輯門電路）如圖4-2,4-3,4-4所示圖4-2反相器原理圖反相器原理圖中，in為入端輸出端。完整版學習資料分享----

式--可編輯--專業(yè)資料-----圖4-3與非門原理圖在與非門原理圖中，為輸入Y輸出端。圖4-4異或門原理圖在異或門原理圖中，A、B為輸端Y輸出端。4.2.3建立(1)點選在視的上面工具→FromCellview（2）出現(xiàn)From窗口（如圖4-5；（3）點OK確；（4）出現(xiàn)SymbolGenerationOptions窗口（如圖4-6；（5）點OK確。圖4-5CellviewFromcellview完整版學習資料分享----

式--可編輯--專業(yè)資料-----圖4-6SymbolGeneration圖4-7反器的symbol其中，in為輸入端，out為輸出端。圖4-8與非門的symbol其中，A、B為輸入端，Y為輸出端。完整版學習資料分享----

式--可編輯--專業(yè)資料-----圖4-9異或門的symbol其中，A、B為輸入端，Y為輸出端。其它邏輯門電路同樣過程建立schematicview和symbolview。4.2.4路如4.2.2的法畫出超前加法器主電路的圖如圖4-10。圖4-10位前進位加法器的電路圖4.2.5如4.2.3的法畫出超前進位加法器主電路的圖如圖4-11所示。圖4-114位前進位加法器主路的圖其中，、A2、A3、A4、B1、B2、B3、Ci0為輸入端Co3、S0、S1、S2為輸完整版學習資料分享----

式--可編輯--專業(yè)資料-----端。4.2.6圖4-12主路圖的測試電路圖其中，為流源V0-V8為流源。C0-C5=15pF。4.3功能仿真圖4-13功仿真結(jié)果圖中從上到下依次是S0,S1,S2,S3,Co3,Ci0,A1,A2,A3,A4,B1,B2,B3,B4。4.5仿真結(jié)果分析通過仿真結(jié)果可以看出電路邏輯功能正確，能實現(xiàn)加法及進位。從A4到S3的延時為0.6427ns。功耗為50mW。仿真的頻率為10MHz。完整版學習資料分享----

式--可編輯--專業(yè)資料-----4.6本章小結(jié)通過本次實驗，我了解了cadence的使用，學會了畫原理圖及仿真，并對仿真結(jié)果進行分析。第章版設(shè)計5.1原理??

版圖設(shè)計時采用層次化，全手工的形式設(shè)計版圖。整個版圖設(shè)計的思想是先小后大，即先畫出各級的版圖，并進行檢查，檢查無誤后進行保存，最后調(diào)用這些單元進行最后的版圖設(shè)計另外次設(shè)計的尺寸有些比較大故畫版圖時多以梳狀形式來設(shè)計這樣可以減小版圖的面積而又能保持其原來的性能。工具Virtuso的使用。5.2反相器版圖view步驟：Tool-DesignSynthesis-LayoutXL.圖5-1layoutview的建立完整版學習資料分享----

式--可編輯--專業(yè)資料-----圖5-2layout界5.2.2圖6-3creatinstance?Length：溝道長度?Finger：單指寬度?：杈指數(shù)?GateConnection：柵連接?S/DConnection源漏連接?Bodytietype：體連接類型5.2.3圖5-4反器Layout版完整版學習資料分享----

式--可編輯--專業(yè)資料-----互連的時候要注意不同的圖層，以及各個圖層的規(guī)則。所以畫圖前必須閱讀數(shù)據(jù)手冊。同理可畫出其他門電路的版圖5.3異或門圖5-5異門Layout版5.4與非門圖5-6與門Layout版5.5整體版圖完整版學習資料分享----

式--可編輯--專業(yè)資料-----圖5-74位超前進位加法器總版5.6本章小結(jié)通過本次實驗，我了解了工具Virtuso的使用，學會了畫版圖及仿真及在繪制版圖過程中規(guī)則的定義。完整版學習資料分享----

式--可編輯--專業(yè)資料-----總體心得這次課程設(shè)計設(shè)計題目是—4位超前進位加法器相比于其他加法器超前進位加法器最大優(yōu)點在于減少了進位等待延遲，大大提高了運算的速度，因此在其他的運算器中得到了廣泛應用。課程設(shè)計是為了對課本知識的鞏固和加強，由于課本上學到了很多都是理論知識的，不能很好的理解和運用，所以在這次課程設(shè)計過程中，對整個數(shù)字芯片全定制設(shè)計流程有了一個總體的認識。同時也熟練掌握了cadance軟件操作。通過這次課程設(shè)計，加強了我們動手、思考和解決問題的能力。同時，培養(yǎng)了團隊合作精神，在這次的課設(shè)中遇到了比如在加信號時，關(guān)于時間的問題，還有版圖設(shè)