第六章計(jì)數(shù)器2、任意進(jìn)制計(jì)數(shù)器的構(gòu)成1

一同步二進(jìn)制計(jì)數(shù)器（P278）

1．同步二進(jìn)制加法計(jì)數(shù)器6.3.2計(jì)數(shù)器示例芯片*中規(guī)模集成的4位同步二進(jìn)制計(jì)數(shù)器74161(74LS161):2、4位同步二進(jìn)制減法計(jì)數(shù)器（P284）3、4位同步二進(jìn)制可逆計(jì)數(shù)器示例芯片a.單時(shí)鐘方式－74LS191b.雙時(shí)鐘方式－74LS193【】?jī)?nèi)容回顧1當(dāng)前1頁(yè)，總共51頁(yè)。二、同步十進(jìn)制計(jì)數(shù)器（P287）1、同步十進(jìn)制加法計(jì)數(shù)器示例芯片*中規(guī)模集成的4位同步二進(jìn)制計(jì)數(shù)器74160(74LS160):2、同步十進(jìn)制減法計(jì)數(shù)器（P292）【】?jī)?nèi)容回顧3、十進(jìn)制可逆計(jì)數(shù)器74LS190：2當(dāng)前2頁(yè)，總共51頁(yè)?！尽?jī)?nèi)容回顧*中規(guī)模集成的4位同步二進(jìn)制計(jì)數(shù)器74161(74LS161):其邏輯圖形符號(hào)及功能表如圖所示。6.3.2計(jì)數(shù)器注：74161和74LS161只是內(nèi)部電路結(jié)構(gòu)有些區(qū)別。74LS163也是4位二進(jìn)制加法計(jì)數(shù)器，但清零方式是同步清零EPETCLKD0D1D2D3CQ1Q2Q3Q074161CLKR￠DLD￠EPET輸出端工作狀態(tài)0異步清零1011111111100預(yù)置數(shù)（同步）保持（包括C）保持（但C＝0）計(jì)數(shù)(a)邏輯圖形符號(hào)（b）功能表四位同步計(jì)數(shù)器74161（74LS161）的圖形符號(hào)及功能表RDLDLD￠R￠D3當(dāng)前3頁(yè)，總共51頁(yè)?！尽?jī)?nèi)容回顧*中規(guī)模集成同步十進(jìn)制計(jì)數(shù)器74160(74LS160):74160(74LS160)邏輯符號(hào)和功能表如圖所示。注：74LS160為十進(jìn)制計(jì)數(shù)器，故進(jìn)位脈沖是在1001時(shí)出現(xiàn)的，而161為十六進(jìn)制，進(jìn)位脈沖是在1111時(shí)出現(xiàn)的。6.3.2計(jì)數(shù)器EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074160R￠DLD￠EPET輸出端工作狀態(tài)0清零(異步）1011111111100預(yù)置數(shù)(同步）保持（包括C）保持（但C＝0）計(jì)數(shù)(a)邏輯圖形符號(hào)（b）功能表同步十進(jìn)制加法計(jì)數(shù)器74160(74LS160)的圖形符號(hào)及功能表CLK4當(dāng)前4頁(yè)，總共51頁(yè)。三、異步計(jì)數(shù)器在異步計(jì)數(shù)器中，有的觸發(fā)器直接受輸入計(jì)數(shù)脈沖控制，有的觸發(fā)器則是把其它觸發(fā)器的輸出信號(hào)作為自己的時(shí)鐘脈沖，因此各個(gè)觸發(fā)器狀態(tài)變換的時(shí)間先后不一，故被稱為“異步計(jì)數(shù)器”。5當(dāng)前5頁(yè)，總共51頁(yè)。三、異步計(jì)數(shù)器1.異步二進(jìn)制計(jì)數(shù)器6.3.2計(jì)數(shù)器原則：每1位從“1”變“0”時(shí)，向高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn)構(gòu)成方法：觸發(fā)器接成計(jì)數(shù)器形式，時(shí)鐘CLK加在最低位，高位脈沖接在低位的Q端。在末位+1時(shí)，從低位到高位逐位進(jìn)位方式工作。①.異步二進(jìn)制加法計(jì)數(shù)器6當(dāng)前6頁(yè)，總共51頁(yè)。右圖是由JK觸發(fā)器構(gòu)成的異步3位二進(jìn)制加法計(jì)數(shù)器。

波形如圖所示6.3.2計(jì)數(shù)器7當(dāng)前7頁(yè)，總共51頁(yè)。②異步二進(jìn)制減法計(jì)數(shù)器6.3.2計(jì)數(shù)器構(gòu)成方法：觸發(fā)器接成計(jì)數(shù)器形式，時(shí)鐘CLK加在最低位，高位脈沖接在低位的Q

端。在末位-1時(shí)，從低位到高位逐位借位方式工作。原則：每1位從“0”變“1”時(shí)，向高位發(fā)出借位，使高位翻轉(zhuǎn)8當(dāng)前8頁(yè)，總共51頁(yè)。右圖是由JK觸發(fā)器構(gòu)成的異步3位二進(jìn)制減法計(jì)數(shù)器。

波形如圖所示6.3.2計(jì)數(shù)器9當(dāng)前9頁(yè)，總共51頁(yè)。2.異步十進(jìn)制（加法）計(jì)數(shù)器6.3.2計(jì)數(shù)器原理：在4位二進(jìn)制異步加法計(jì)數(shù)器上修改而成，要跳過(guò)1010~1111這六個(gè)狀態(tài)10當(dāng)前10頁(yè)，總共51頁(yè)。由JK觸發(fā)器構(gòu)成的異步十進(jìn)制計(jì)數(shù)器,其邏輯電路如圖所示，其狀態(tài)表及時(shí)序圖與同步十進(jìn)制計(jì)數(shù)器相同。6.3.2計(jì)數(shù)器11當(dāng)前11頁(yè)，總共51頁(yè)。*二－五－十進(jìn)制異步計(jì)數(shù)器74LS290:其邏輯圖如圖所示6.3.2計(jì)數(shù)器示例芯片（P298）12當(dāng)前12頁(yè)，總共51頁(yè)。CLK0為計(jì)數(shù)輸入端，Q0為輸出：二進(jìn)制計(jì)數(shù)器；CLK1為輸入端，Q1、Q2、Q3為輸出：五進(jìn)制計(jì)數(shù)器；CLK0為計(jì)數(shù)輸入端，

CLK1與Q0相連，Q0、Q1、Q2、Q3為輸出：十進(jìn)制計(jì)數(shù)器。R01、R02：異步置0(0000)輸入端S91、S92：異步置9(1001)輸入端13當(dāng)前13頁(yè)，總共51頁(yè)。其邏輯符號(hào)及功能表如圖所示6.3.2計(jì)數(shù)器R01R02CLK0S91S92Q1Q2Q3Q074LS290R01R02S91S921100Q3Q2Q1Q000000011置零說(shuō)明置九000000×××××二進(jìn)制計(jì)數(shù)器從Q0輸出五進(jìn)制計(jì)數(shù)器×從Q3Q2Q1輸出與Qo相接十進(jìn)制計(jì)數(shù)器從Q3Q2Q1Q0輸出異步計(jì)數(shù)器74LS290的邏輯符號(hào)和功能表（a）邏輯符號(hào)（b）功能表CLK1CLK0CLK114當(dāng)前14頁(yè)，總共51頁(yè)。常用TTL計(jì)數(shù)器15當(dāng)前15頁(yè)，總共51頁(yè)。四、任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法若已有N進(jìn)制計(jì)數(shù)器（如74LS161)，現(xiàn)在要實(shí)現(xiàn)M進(jìn)制計(jì)數(shù)器6.3.2計(jì)數(shù)器N進(jìn)制M進(jìn)制任意進(jìn)制計(jì)數(shù)器只能用已有的計(jì)數(shù)器芯片通過(guò)外電路的不同連接方式實(shí)現(xiàn)，即用組合電路產(chǎn)生復(fù)位、置位信號(hào)得到任意進(jìn)制計(jì)數(shù)器。16當(dāng)前16頁(yè)，總共51頁(yè)。1.M<N的情況在N進(jìn)制計(jì)數(shù)器的順序計(jì)數(shù)過(guò)程中，若設(shè)法使之跳過(guò)（N－M）個(gè)狀態(tài)，就可以得到M進(jìn)制計(jì)數(shù)器了，其方法有置零法（復(fù)位法）和置數(shù)法（置位法）。6.3.2計(jì)數(shù)器置數(shù)法置零法17當(dāng)前17頁(yè)，總共51頁(yè)。a.置零法：置零法適用于有置零（有異步和同步）輸入端的計(jì)數(shù)器，如異步置零的有74LS160、161、191、190、290,同步置零的有74LS163、162，其工作原理示意圖如圖所示。6.3.2計(jì)數(shù)器異步清零暫態(tài)18當(dāng)前18頁(yè)，總共51頁(yè)。

a.置零法（復(fù)位法）基本思想是：計(jì)數(shù)器從全0狀態(tài)S0開(kāi)始計(jì)數(shù)，計(jì)滿M個(gè)狀態(tài)后產(chǎn)生清零信號(hào)，使計(jì)數(shù)器恢復(fù)到初態(tài)S0，然后再重復(fù)上述過(guò)程。異步清零SM狀態(tài)進(jìn)行譯碼產(chǎn)生置零信號(hào)并反饋到異步清零端()，使計(jì)數(shù)器立即返回S0狀態(tài)。

SM狀態(tài)只在極短的瞬間出現(xiàn)，通常稱它為“過(guò)渡態(tài)”。暫態(tài)10ns左右19當(dāng)前19頁(yè)，總共51頁(yè)。異步復(fù)位法（異步置零）

適用于異步清0的集成計(jì)數(shù)器，當(dāng)滿足清0條件時(shí)，立即清0。

①計(jì)數(shù)到M時(shí)，清0，②寫(xiě)SM=（）2，全部Q為1的端相與非→

利用異步復(fù)位端，跳過(guò)多余狀態(tài)，實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)。20當(dāng)前20頁(yè)，總共51頁(yè)。【例】用74160實(shí)現(xiàn)7進(jìn)制計(jì)數(shù)器。置零法，M=7，在SM=S7=0111處反饋清零。CLK計(jì)數(shù)輸入1進(jìn)位輸出1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D321當(dāng)前21頁(yè)，總共51頁(yè)。【例】用74161實(shí)現(xiàn)12進(jìn)制計(jì)數(shù)器。置零法，M=12，在SM=S12=1100處反饋清零。CLK計(jì)數(shù)輸入1進(jìn)位輸出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D322當(dāng)前22頁(yè)，總共51頁(yè)。注：由于清零信號(hào)隨著計(jì)數(shù)器被清零而立即消失，其持續(xù)的時(shí)間很短，有時(shí)觸發(fā)器可能來(lái)不及動(dòng)作（復(fù)位），清零信號(hào)已經(jīng)過(guò)時(shí)，導(dǎo)致電路誤動(dòng)作，故置零法的電路工作可靠性低。為了改善電路的性能，在清零信號(hào)產(chǎn)生端和清零信號(hào)輸入端之間接一基本RS觸發(fā)器，如圖所示。6.3.2計(jì)數(shù)器0101100000123當(dāng)前23頁(yè)，總共51頁(yè)。b.置數(shù)法：有預(yù)置數(shù)功能的計(jì)數(shù)器可用此方法構(gòu)成M進(jìn)制計(jì)數(shù)器。但注意74LS161(160)為同步預(yù)置數(shù)，74LS191(190)為異步預(yù)置數(shù)。置數(shù)法的原理是通過(guò)給計(jì)數(shù)器重復(fù)置入某個(gè)數(shù)值的方法跳過(guò)（N－M）個(gè)狀態(tài)，從而獲得M進(jìn)制計(jì)數(shù)器的。6.3.2計(jì)數(shù)器利用端重復(fù)置入某個(gè)數(shù)值，跳過(guò)多余狀態(tài)（N-M個(gè)），實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)。24當(dāng)前24頁(yè)，總共51頁(yè)。6.3.2計(jì)數(shù)器置數(shù)法的應(yīng)用可以分三種情況:（現(xiàn)有N進(jìn)制計(jì)數(shù)器，構(gòu)成M進(jìn)制）取前M 種狀態(tài)取前M種狀態(tài)置零取0000——（M-1）2個(gè)狀態(tài)(以具有同步預(yù)置數(shù)端的集成計(jì)數(shù)器為例)25當(dāng)前25頁(yè)，總共51頁(yè)?！纠坑?4160實(shí)現(xiàn)7進(jìn)制計(jì)數(shù)器(置數(shù)法)。(1)置數(shù)法（取前M種狀態(tài)），CLK計(jì)數(shù)輸入1進(jìn)位輸出1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3M=7，在SM-1=S6=0110處反饋置零。26當(dāng)前26頁(yè)，總共51頁(yè)。6.3.2計(jì)數(shù)器置數(shù)法的應(yīng)用可以分三種情況:（現(xiàn)有N進(jìn)制計(jì)數(shù)器，構(gòu)成M進(jìn)制）取前M 種狀態(tài)取后M 種狀態(tài)取后M種狀態(tài)取(N-M)2——(N-1)2個(gè)狀態(tài)?？刹捎眠M(jìn)位輸出端置最小數(shù)(N-M)2法(以具有同步預(yù)置數(shù)端的集成計(jì)數(shù)器為例)27當(dāng)前27頁(yè)，總共51頁(yè)?！纠坑?4160實(shí)現(xiàn)7進(jìn)制計(jì)數(shù)器(置數(shù)法)。(2)置數(shù)法（取后M種狀態(tài)），CLK計(jì)數(shù)輸入11Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3M=7，在進(jìn)位輸出端處反饋置最小數(shù)數(shù)SN-M=S10-7=S3=0011128當(dāng)前28頁(yè)，總共51頁(yè)。6.3.2計(jì)數(shù)器置數(shù)法的應(yīng)用可以分三種情況:（現(xiàn)有N進(jìn)制計(jì)數(shù)器，構(gòu)成M進(jìn)制）取前M 種狀態(tài)取中間M種狀態(tài)取后M 種狀態(tài)取中間M種狀態(tài)取(i)2——(i+M-1)2共M個(gè)狀態(tài)(以具有同步預(yù)置數(shù)端的集成計(jì)數(shù)器為例)29當(dāng)前29頁(yè)，總共51頁(yè)。

①選定循環(huán)初態(tài)Si，確定i，寫(xiě)i=（）2，→D3D2D1D0②判定循環(huán)末態(tài)Si+M-1

③寫(xiě)i+M-1=（）2，將Si+M-1

全部Q為1的端相與非→同步預(yù)置數(shù)法:30當(dāng)前30頁(yè)，總共51頁(yè)?！纠坑?4161實(shí)現(xiàn)12進(jìn)制計(jì)數(shù)器。(2)置數(shù)法（i=1），CLK計(jì)數(shù)輸入11進(jìn)位輸出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D3M=12，在SM+i-1=S12=1100處反饋置1。31當(dāng)前31頁(yè)，總共51頁(yè)?！纠坑?4161實(shí)現(xiàn)12進(jìn)制計(jì)數(shù)器。(2’)置數(shù)法（i=3），CLK計(jì)數(shù)輸入11進(jìn)位輸出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D3M=12，在SM+i-1=S14=1110處反饋置1。32當(dāng)前32頁(yè)，總共51頁(yè)?！纠咳鐖D所示電路是可變計(jì)數(shù)器。試分析當(dāng)控制變量A為1和0時(shí)電路為幾進(jìn)制計(jì)數(shù)器。6.3.2計(jì)數(shù)器解：置位信號(hào)為預(yù)置數(shù)為D3D2D1D0＝0000EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161＆1311AY進(jìn)位輸出CLK33當(dāng)前33頁(yè)，總共51頁(yè)。小結(jié)基本要求：掌握74160、74161各管腳的功能；掌握用74160、74161實(shí)現(xiàn)不同進(jìn)制的方法。作業(yè)：P349思考題和習(xí)題6-12題、6-13題、6-14題、6-16題34當(dāng)前34頁(yè)，總共51頁(yè)。（1）M=M1?M2，即M分解為M1×M2

，可采用串行進(jìn)位方式/并行進(jìn)位方式。（以兩片級(jí)聯(lián)為例）串行進(jìn)位方式:以低位片的進(jìn)位輸出信號(hào)作為高位片的時(shí)鐘輸入信號(hào)。兩片始終同時(shí)處于計(jì)數(shù)狀態(tài).

并行進(jìn)位方式:以低位片的進(jìn)位輸出信號(hào)作為高位片的控制信號(hào)（使能），兩片的CLK同時(shí)接計(jì)數(shù)輸入。整體清0方式整體置數(shù)方式串行進(jìn)位方式并行進(jìn)位方式如果要求實(shí)現(xiàn)的進(jìn)制M超過(guò)單片計(jì)數(shù)器的計(jì)數(shù)范圍時(shí)，必須將多片計(jì)數(shù)器級(jí)聯(lián)，才能實(shí)現(xiàn)M進(jìn)制計(jì)數(shù)器。2.M>N的情況35當(dāng)前35頁(yè)，總共51頁(yè)。（2）當(dāng)M為素?cái)?shù)時(shí)，不能分解為M1和M2，采用整體清0/整體置數(shù)方式。首先將兩片N進(jìn)制計(jì)數(shù)器按串行進(jìn)位方式或并行進(jìn)位方式聯(lián)成N×N>M進(jìn)制計(jì)數(shù)器，再按照M<N的置零法和置數(shù)法構(gòu)成M進(jìn)制計(jì)數(shù)器。此方法適合任何M進(jìn)制（可分解和不可分解）計(jì)數(shù)器的構(gòu)成。36當(dāng)前36頁(yè)，總共51頁(yè)?！纠坑?4160實(shí)現(xiàn)100進(jìn)制計(jì)數(shù)器。(1)并行進(jìn)位，M=100=10*10。CLK計(jì)數(shù)輸入進(jìn)位輸出111C1234561112131415161778910Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D337當(dāng)前37頁(yè)，總共51頁(yè)?！纠坑?4160實(shí)現(xiàn)100進(jìn)制計(jì)數(shù)器。(2)串行進(jìn)位，M=100=10*10。CLK計(jì)數(shù)輸入？思考：為什么進(jìn)位端要加一個(gè)反相器？不加會(huì)有什么結(jié)果？111Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3138當(dāng)前38頁(yè)，總共51頁(yè)。CLK123456111213141516177891018192021C為什么進(jìn)位端要加一個(gè)反相器？不加會(huì)有什么結(jié)果？39當(dāng)前39頁(yè)，總共51頁(yè)?！纠坑?4160實(shí)現(xiàn)24進(jìn)制計(jì)數(shù)器。整體置零法進(jìn)位輸出COM=24，在SM=S24=00100100處反饋清零。CLK計(jì)數(shù)輸入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D31140當(dāng)前40頁(yè)，總共51頁(yè)。CLKCO1234561819202122232441當(dāng)前41頁(yè)，總共51頁(yè)。【例】用74160實(shí)現(xiàn)24進(jìn)制計(jì)數(shù)器。整體置數(shù)法進(jìn)位輸出COCLK計(jì)數(shù)輸入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311

i=0,M=24，在Si+M-1=S23=00100011處反饋置零。42當(dāng)前42頁(yè)，總共51頁(yè)?！纠坑?4160實(shí)現(xiàn)24進(jìn)制計(jì)數(shù)器。整體置數(shù)法進(jìn)位輸出COCLK計(jì)數(shù)輸入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311

i=2,M=24，在Si+M-1=S25=00100101處反饋置零。143當(dāng)前43頁(yè)，總共51頁(yè)?！纠坑?4160實(shí)現(xiàn)63進(jìn)制計(jì)數(shù)器。整體置零法進(jìn)位輸出M=63，在SM=S63=01100011處反饋清零。CLK計(jì)數(shù)輸入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D31144當(dāng)前44頁(yè)，總共51頁(yè)?！纠坑?4160實(shí)現(xiàn)63進(jìn)制計(jì)數(shù)器。整體置數(shù)法進(jìn)位輸出CLK計(jì)數(shù)輸入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311

i=0,M=63，在Si+M-1=S62=01100010處反饋置零。45當(dāng)前45頁(yè)，總共51頁(yè)?！纠坑?4160實(shí)現(xiàn)63進(jìn)制計(jì)數(shù)器。整體置數(shù)法進(jìn)位輸出CLK計(jì)數(shù)輸入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311

i=6,M=63，在Si+M-1=S68=01101000處反饋置零。146當(dāng)前46頁(yè)，總共51頁(yè)?！纠吭?yán)弥昧惴ê椭脭?shù)法由兩片74LS161構(gòu)成53進(jìn)