EDA技術實踐七人表決器報告完美版09級

課程設計課程名稱硬件描述語言與EDA技術題目名稱硬件描述語言與EDA技術實踐學生學院資料與能源專業(yè)班級09微電子學(1)班學號68學生姓名鐘萬友指導教師陳先朝2011年12月9日題目名稱學生學院專業(yè)班級姓名學號一、課程設計的內容

廣東工業(yè)大學課程設計任務書硬件描述語言與EDA技術實踐資料與能源學院09微電子學(1)班鐘萬友68系統(tǒng)功能解析；實現(xiàn)系統(tǒng)功能的方案設計；編寫各功能模塊VHDL語言程序；對各功能模塊進行編譯、綜合、仿真和考據(jù)；頂層文件設計；整個系統(tǒng)進行編譯、綜合、仿真和考據(jù)；在CPLD/FPGA實驗開發(fā)系統(tǒng)試驗箱進步行硬件考據(jù)。二、課程設計的要求與數(shù)據(jù)按所部署的題目要求，每一位學生獨立完成全過程；分模塊層次化設計；各功能模塊的基層文件必定用VHDL語言設計，頂層文件可用VHDL語言設計，也可以用原理圖設計。三、課程設計應完成的工作所要求設計內容的全部工作；按設計指導書要求提交一份報告書；提交電子版的設計全部內容：工程目錄文件夾中的全部內容，報告書四、課程設計進度安排序號設計各階段內容地點起止日期1部署設計題目和要求；收集相關資料。工3－317或宿舍2方案解析與確定；編寫VHDL源程序。工3－317或宿舍3編寫VHDL源程序；編譯、綜合、仿真、工3－317或宿舍準時解析、適配。4下載和硬件考據(jù)；查收。工3－3175下載和硬件考據(jù)；查收；撰寫報告工3－317678五、應收集的資料及主要參照文件陳先朝，硬件描述語言與EDA技術實踐指導書，2011年11月2.曹昕燕等編著，EDA技術實驗與課程設計，清華大學初版社，2006年5月劉欲曉等編著，EDA技術與VHDL電路開發(fā)應用實踐，電子工業(yè)初版社，2009年4月劉昌華等編著，數(shù)字邏輯EDA設計與實踐：MAX+plusⅡ與QuartusⅡ雙劍合璧，國防工業(yè)初版社，2009年5.劉江海主編，EDA技術課程設計，華中科技大學初版社，2009年1月發(fā)出任務書日期：2011年12月5日指導教師簽字：計劃完成日期：2011年12月9日基層授課單位責任人簽章：主管院長簽章：七人表決器設計一、設計目的1.熟悉QuartusII軟件的使用。熟悉七人表決器的工作原理熟悉EDA開發(fā)的基本流程。二、設計要求表決器就是對于一個行為，由多個人投票，若是贊成的票數(shù)過半，就認為此行為可行；否則若是反對的票數(shù)過半，則認為此行為無效。七人表決器由七個人來投票，當贊成的票數(shù)大于也許等于4人時，則認為贊成；反之，當反對的票數(shù)大于也許等于4人時，則認為不同樣意。實驗中用7個撥擋開關來表示七個人，當對應的撥擋開關輸入為‘1’時，表示此人贊成；否則若撥擋開關輸入為‘0’時，則表示此人反對。表決的結果用一個LED表示，若表決的結果為贊成，則LED被點亮，；否則，若是表決的結果為反對，則LED不會被點亮。同時用七段顯示數(shù)碼管來顯示贊成的人數(shù)和反對的人數(shù)。三、電路及連線設計管腳分配：實驗符號對應附錄符號管腳K1K1PIN_28K2K2PIN_29K3K3PIN_30K4K4PIN_31K5K5PIN_38K6K6PIN_39K7K7PIN_40AAPIN_141BBPIN_142CCPIN_143DDPIN_144EEPIN_147FFPIN_148GGPIN_149m_ResultSEG5PIN_190AAPIN_157BBPIN_158CCPIN_159DDPIN_160EEPIN_170FFPIN_172GGPIN_173四、使用說明本設計就是利用芯片ACEX1K系列的EP1K30QC208-，3撥擋開關模塊和LED模塊來實現(xiàn)一個簡單的七人表決器的功能。撥擋開關模塊中的sw1～sw7表示七個人，當撥擋開關輸入為‘1’時，表示對應的人投贊成票，否則當撥擋開關輸入為‘0’時，表示對應的人投反對票；LED模塊中SEG5表示七人表決的結果，當SEG5點亮時，表示一致贊成，否則當SEG5熄滅時，表示一致反對。爾后數(shù)碼管SEG1和SEG2分別顯示贊成，反對的人數(shù)。五、流程圖設計七個人開始投票表決統(tǒng)計贊成的人數(shù)jN判斷j否大于3YD1_1點亮并且大板的數(shù)碼管顯示P,QD1_1熄滅并且大板的數(shù)碼管顯示E,F小板顯示統(tǒng)計結果中贊成的人數(shù)六、程序設計以下：LIBRARYIEEE;USEUGISPORT(clk:INSTD_LOGIC;am:INSTD_LOGIC_VECTOR(6DOWNTO0);y:OUTSTD_LOGIC;y1,y2:OUTSTD_LOGIC_VECTOR(6DOWNTO0));ENDENTITYUG;ARCHITECTUREoneOFUGISSIGNALq:STD_LOGIC;SIGNALq1,q2:STD_LOGIC_VECTOR(6DOWNTO0);BEGINPROCESS(am)VARIABLEshu:INTEGER;BEGINshu:=0;IFclk'EVENTANDclk='1'THENIFam(0)='1'THENshu:=shu+1;ENDIF;IFam(1)='1'THENshu:=shu+1;ENDIF;IFam(2)='1'THENshu:=shu+1;ENDIF;IFam(3)='1'THENshu:=shu+1;ENDIF;IFam(4)='1'THENshu:=shu+1;ENDIF;IFam(5)='1'THENshu:=shu+1;ENDIF;IFam(6)='1'THENshu:=shu+1;ENDIF;CASEshuISWHEN0=>q<='0';q1<="1111110";q2<="1110000";WHEN1=>q<='0';q1<="0110000";q2<="1011111";WHEN2=>q<='0';q1<="1101101";q2<="1011011";WHEN3=>q<='0';q1<="1111001";q2<="0110011";WHEN4=>q<='1';q1<="0110011";q2<="1111001";WHEN5=>q<='1';q1<="1011011";q2<="1101101";WHEN6=>q<='1';q1<="1011111";q2<="0110000";WHEN7=>q<='1';q1<="1110000";q2<="1111110";WHENOTHERS=>q<='Z';q1<="ZZZZZZZ";q2<="ZZZZZZZ";ENDCASE;y<=q;y1<=q1;y2<=q2;ENDIF;ENDPROCESS;ENDARCHITECTUREone;七、波形時序仿真八、波形解析當七個人am(6)、am（5）、am（4）、am（3）、am（2）、am（1）、am（0）投票結果為“1101111“，則數(shù)碼管SEG1的結果是“1011111”即顯示數(shù)字“6”，數(shù)碼管SEG2結果是“0110000”，顯示數(shù)字“1”，此時LED燈亮，投票經(jīng)過；當七個人投票結果是“0111000”，SEG1顯示“3”，SEG2顯示“4”，LED燈不亮，投票不經(jīng)過。以此類推。九、管腳分配十、設計問題與解決方法在本程序中因為是多路輸出，輸出存在時序差，產(chǎn)生競爭冒險現(xiàn)象，以致在時序仿真的時候輸出波形中產(chǎn)生“毛刺”，為了去除這些“毛刺”，加入一個時鐘信號CLK,其周期設置為20ns.十一、設計總結：經(jīng)過這段時間的EDA課程設計，我更加熟練的掌握了EDA開發(fā)的基本流程，熟練的使用QuartusII軟件進行編程，在大家的努力之下，我們完成了七人表決器的相關設計，在此我要感謝我的組員和在ED