實(shí)時(shí)數(shù)字信號(hào)處理緒論課件

實(shí)時(shí)數(shù)字信號(hào)處理緒論數(shù)字信號(hào)處理是一門發(fā)展迅速的重要學(xué)科，涉及面越來越廣泛，理論越來越深入，算法越來越復(fù)雜。數(shù)字信號(hào)處理器是實(shí)現(xiàn)數(shù)字信號(hào)處理的首選器件，其體系結(jié)構(gòu)在設(shè)計(jì)上考慮了數(shù)字信號(hào)處理一般算法的特點(diǎn)。音視頻媒體處理應(yīng)用普及，以及對操作控制方面的要求，產(chǎn)生了將計(jì)算和控制有機(jī)融合在一個(gè)芯片上的趨勢。新型數(shù)字信號(hào)處理器在實(shí)現(xiàn)復(fù)雜音視頻媒體處理算法基礎(chǔ)上，提供了完成事務(wù)管理的控制功能嵌入式媒體處理芯片對稱多核媒體處理器ADSP-BF561，對稱雙核嵌入式媒體處理器實(shí)現(xiàn)更加復(fù)雜的計(jì)算和靈活的控制，更加有效的應(yīng)用模式數(shù)字信號(hào)處理基本概念

世界上有各種各樣需要研究的信號(hào)。人們用感知認(rèn)識(shí)世界、獲取信息。人們通過各種手段改變世界。數(shù)字信號(hào)處理（DigitalSignalProcessing，DSP）是20世紀(jì)60年代前后發(fā)展起來的一門新興學(xué)科?，F(xiàn)代信號(hào)處理理論涉及到非常復(fù)雜的算法和大量的計(jì)算增加了實(shí)時(shí)處理難度分布式、并行計(jì)算并行計(jì)算機(jī)系統(tǒng)、DSP芯片的陣列處理系統(tǒng)通用計(jì)算機(jī)和DSP都朝著多核發(fā)展數(shù)字信號(hào)處理實(shí)現(xiàn)方法

理論、實(shí)現(xiàn)、應(yīng)用1822年傅立葉級(jí)數(shù)理論研究各種應(yīng)用算法和快速算法1965年快速傅立葉變換（FFT）數(shù)字信號(hào)處理的實(shí)現(xiàn)方法經(jīng)歷了一個(gè)較長的發(fā)展過程。1982，TITMS320C10數(shù)字信號(hào)處理的實(shí)現(xiàn)方法1）通用計(jì)算機(jī)上軟件實(shí)現(xiàn)。2）通用計(jì)算機(jī)系統(tǒng)中專用加速處理機(jī)實(shí)現(xiàn)。3）專用DSP芯片實(shí)現(xiàn)。4）通用單片機(jī)實(shí)現(xiàn)。5）FPGA實(shí)現(xiàn)。6）通用可編程DSP實(shí)現(xiàn)。數(shù)字信號(hào)處理系統(tǒng)及特點(diǎn)設(shè)計(jì)的一般過程事前準(zhǔn)備階段。確定系統(tǒng)性能指標(biāo)、信號(hào)處理的各種具體要求。2）算法模擬階段。一個(gè)關(guān)鍵是要研究有效算法，高級(jí)語言驗(yàn)證。例如，視頻壓縮算法要考慮到編碼速率和編碼質(zhì)量，不同應(yīng)用有不同要求，因?yàn)槎呔哂忻苄浴?）系統(tǒng)設(shè)計(jì)階段。根據(jù)算法運(yùn)算量、運(yùn)算精度、接口、系統(tǒng)成本、功耗等選擇硬件并設(shè)計(jì)。根據(jù)算法和所選擇的器件編寫程序，一般采用高級(jí)語言和匯編語言混合編程。4）系統(tǒng)調(diào)試階段。硬件調(diào)試一般采用硬件仿真器、示波器、邏輯分析儀等進(jìn)行。軟件調(diào)試一般要借助于開發(fā)工具，如軟件模擬器、開發(fā)系統(tǒng)等。算法調(diào)試一般采用比較法，與高級(jí)語言算法模擬結(jié)果的輸出進(jìn)行比較。5）運(yùn)行調(diào)試階段。各個(gè)環(huán)節(jié)的配合對整體系統(tǒng)實(shí)時(shí)性的影響，以及噪聲、環(huán)境變化對穩(wěn)定性的影響。重新設(shè)計(jì)、修改算法。數(shù)字信號(hào)處理器基本概念

一種特別適合于進(jìn)行數(shù)字信號(hào)處理運(yùn)算的微處理器，或者說主要是為快速實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法而設(shè)計(jì)的。目前，DSP芯片已廣泛應(yīng)用第一顆DSP芯片，1978年AMI公司發(fā)布的S28111979，Intel，商用可編程器件2920是DSP芯片的一個(gè)主要里程碑但上述兩種芯片內(nèi)部都沒有單周期乘法器1980，NEC，uPD7720，第一個(gè)具有乘法器的商用DSP芯片。TITMS320系列、ADIADSP系列、Motolora的MC系列、AT&T的DSPX系列、Zoran的ZR系列、Inmos的IMSA系列、NEC的PD系列等。數(shù)字信號(hào)處理器基本概念TI第一代DSP芯片TMS32010及系列產(chǎn)品第二代DSP芯片TMS32020、TMS320C25/C26/C28等第三代DSP芯片TMS320C30/C31/C32等第四代DSP芯片TMS320C40/C44等第五代DSP芯片TMS320C5X/C54X等第六代DSP芯片TMS320C62X/C67X等ADI16位的定點(diǎn)DSP產(chǎn)品ADSP-21xx系列、BlackfinADSP-215xx系列32位的浮點(diǎn)DSP產(chǎn)品SHARC系列、TigerSHARC系列混合信號(hào)處理DSP產(chǎn)品ADSP-2199X系列嵌入式電機(jī)控制DSP產(chǎn)品ADMC系列等數(shù)字信號(hào)處理器基本概念系列型號(hào)類型處理能力片內(nèi)存儲(chǔ)器（程序+數(shù)據(jù)）電源電壓（V）內(nèi)嵌ADC單元SHARCADSP-21161N32位浮點(diǎn)600MLOPS1Mbits1.8/3.3ADSP-21160M32位浮點(diǎn)480MLOPS4Mbits2.5/3.3ADSP-21160N32位浮點(diǎn)570MLOPS4Mbits1.9/3.3ADSP-2106032位浮點(diǎn)198MLOPS4Kbits3.3/5ADSP-21065L32位浮點(diǎn)198MLOPS544Kbits3.3TigerSHARCADSP-TS101S32位浮點(diǎn)1500MLOPS6Mbits1.2/3.3ADSP-TS201S32位浮點(diǎn)3GFLOPS24Mbits1.0/2.5混合信號(hào)ADSP-2199016位定點(diǎn)160MIPS4K+4K14-bit20MSPSADSP-2199116位定點(diǎn)160MIPS8K+32K14-bit20MSPS電機(jī)控制ADMC40116位定點(diǎn)26MIPS2K+1K8通道12-bitADMC32x16位定點(diǎn)20MIPS0.5K+0.5K可變ADMCF32x16位定點(diǎn)20MIPS0.5K+0.5K可變ADMC341/F34116位定點(diǎn)20MIPS0.5K+0.5K6通道10-bit數(shù)字信號(hào)處理器基本概念型號(hào)時(shí)鐘頻率（MHz）FIR濾波器（每階）/nsIIR濾波器（每個(gè)二階級(jí)聯(lián)階）/ns1024點(diǎn)復(fù)FFT（基4）平方根的倒數(shù)（ns）除法（ns）ADSP-21161N100540171us6040ADSP-2106040251000.46ms225150ADSP-2106240251000.46ms225150ADSP-21065L6615600.27ms13590ADSP-TS101S2502.239.34us（基2）ADSP-TS201S5001.020.0us（基2）數(shù)字信號(hào)處理器技術(shù)特點(diǎn)

DSP芯片一般具有如下基本特點(diǎn)：1）一個(gè)指令周期內(nèi)完成一次乘法/加法/乘累加。2）程序和數(shù)據(jù)空間分開3）片內(nèi)具有快速RAM，通?？稍趦蓧K中同時(shí)訪問。4）具有低開銷或無開銷的循環(huán)及跳轉(zhuǎn)的硬件支持。5）快速的中斷處理和硬件I/O支持。6）具有單周期多個(gè)地址產(chǎn)生器。7）可以并行執(zhí)行多個(gè)操作。8）支持流水線操作，使取指、譯碼、執(zhí)行等操作可以重疊執(zhí)行。指令并行、多功能單元并行、多總線等重要特點(diǎn)數(shù)字信號(hào)處理器選型依據(jù)

運(yùn)算量是首要因素運(yùn)算速度運(yùn)算速度與內(nèi)核工作頻率關(guān)系密切，決定著指令周期、MAC時(shí)間FFT執(zhí)行時(shí)間MIPS（每秒執(zhí)行百萬條指令）、MOPS（每秒百萬次操作）、MFLOPS（每秒百萬次浮點(diǎn)操作）、BOPS（每秒十億次操作）硬件資源

RAM、ROM的數(shù)量；DSP內(nèi)核數(shù)量；DSP內(nèi)部并行數(shù)據(jù)處理功能單元；運(yùn)算精度開發(fā)工具

VisualDSP++，CCS；DSP/BIOS，VDK；函數(shù)和軟件工具包，如數(shù)字濾波器、數(shù)字信號(hào)處理算法子程序；MATLAB6.5版本，TI；NILabVIEW，ADIBlackfin嵌入式模塊其它因素價(jià)格、功耗、封裝、質(zhì)量標(biāo)準(zhǔn)、供貨情況、生命周期等。計(jì)算機(jī)領(lǐng)域的多機(jī)并行計(jì)算

計(jì)算科學(xué)與工程CSE（ComputationalScienceandEngineering）隨著計(jì)算技術(shù)和計(jì)算方法的飛速發(fā)展，幾乎所有學(xué)科均趨向定量化和精確化，產(chǎn)生了諸如計(jì)算物理學(xué)、計(jì)算化學(xué)、計(jì)算材料學(xué)、計(jì)算力學(xué)、計(jì)算生物學(xué)、計(jì)算氣象學(xué)和計(jì)算電子學(xué)等新興學(xué)科，形成了所謂計(jì)算科學(xué)與工程CSE（ComputationalScienceandEngineering）的計(jì)算性學(xué)科分支。計(jì)算科學(xué)（ComputationalSciences）和傳統(tǒng)的理論科學(xué)與實(shí)驗(yàn)科學(xué)并列成為第三門學(xué)科。大型并行機(jī)系統(tǒng)單指令多數(shù)據(jù)流SIMD（SingleInstructionMultiple-Data）、并行向量處理機(jī)PVP（ParallelVectorProcessor）、對稱多處理機(jī)SMP（SymmetricMultiprocessor）、大規(guī)模并行處理機(jī)MPP（MassivelyParallelProcessor）、工作站機(jī)群COW（ClusterofWorkstations）和分布共享存儲(chǔ)DSM（DistributedSharedMemory）多處理機(jī)計(jì)算機(jī)領(lǐng)域的多機(jī)并行計(jì)算共享存儲(chǔ)的SMP系統(tǒng)結(jié)構(gòu)具有如下特性：1）對稱性任何處理器均可訪問任何存儲(chǔ)單元和I/O設(shè)備2）單地址空間，好處：例如因?yàn)橹挥幸粋€(gè)OS和DB等副本駐留在共享存儲(chǔ)器中，所以仍可按工作負(fù)載情況在多個(gè)處理器上調(diào)度進(jìn)程從而易達(dá)到動(dòng)態(tài)負(fù)載平衡如因?yàn)樗袛?shù)據(jù)均駐留在同一共事存儲(chǔ)器中，所以用戶不必?fù)?dān)心數(shù)據(jù)的分配和再分配3）高速緩存及其一致性多級(jí)高速緩存可支持?jǐn)?shù)據(jù)的局部性，而其一致性可由硬件來增強(qiáng)4）低通信延遲處理器間的通信可用簡單的讀/寫指令來完成P/C…P/CP/C總線或交叉開關(guān)SMSMI/ODSP領(lǐng)域的多DSP并行計(jì)算

多個(gè)DSP芯片間的并行處理通過擴(kuò)大并行規(guī)模而較大地增強(qiáng)系統(tǒng)的計(jì)算能力多DSP并行處理是一個(gè)綜合性很強(qiáng)的應(yīng)用領(lǐng)域，涉及到算法研究、VLSI設(shè)計(jì)理論、系統(tǒng)結(jié)構(gòu)、網(wǎng)絡(luò)拓?fù)涞榷鄠€(gè)方面要素：處理單元（DSP）、并行處理系統(tǒng)結(jié)構(gòu)、并行算法和任務(wù)分配方法三者緊密聯(lián)系、互相依賴，任務(wù)分配和并行算法的直接影響并行處理系統(tǒng)的性能，芯片間的網(wǎng)絡(luò)連接可參考并行計(jì)算機(jī)系統(tǒng)的各種方式，連接通道負(fù)責(zé)為各處理單元提供任務(wù)調(diào)度和數(shù)據(jù)交換。共享總線的多DSP并行處理系統(tǒng)

基于Link口的多DSP并行處理系統(tǒng)

基于SPORT的多DSP并行處理系統(tǒng)

基于HPI/IDMA的主從分布式多DSP并行處理系統(tǒng)

基于數(shù)據(jù)交換的多DSP并行處理系統(tǒng)

DSP領(lǐng)域的多DSP并行計(jì)算共享總線的多DSP并行處理系統(tǒng)共享總線就是所有DSP的外部總線（地址、數(shù)據(jù)和訪問控制總線）分別連接在一起，各DSP片內(nèi)存儲(chǔ)器、IOP寄存器（也映射成存儲(chǔ)器地址）以及掛接在總線上的外部存儲(chǔ)器、外設(shè)都作為共享資源獲得總線控制權(quán)的DSP是主處理器，每個(gè)DSP都有各自的ID從處理器可以通過總線請求信號(hào)來獲取外部總線控制權(quán)從而成為主處理器，主處理器可以訪問從處理器資源支持這種方式的典型芯片是ADI的浮點(diǎn)DSP芯片ADSP2106xDSP領(lǐng)域的多DSP并行計(jì)算基于Link口的多DSP并行處理系統(tǒng)ADSP2106x還具有實(shí)現(xiàn)基于Link口的多DSP并行處理系統(tǒng)，屬于處理器之間通過數(shù)據(jù)流相聯(lián)系的并行系統(tǒng)各DSP用Link口連接在一起，進(jìn)行通信控制和數(shù)據(jù)交換，系統(tǒng)結(jié)構(gòu)簡單、連線少、可擴(kuò)展性強(qiáng)，可靈活組成線形、星形、環(huán)形、樹形、網(wǎng)絡(luò)型或超立方體型等多種形式各DSP之間在指令上沒有關(guān)聯(lián)，僅通過數(shù)據(jù)流相聯(lián)系，相互的耦合作用也較低，所以稱為分布式存儲(chǔ)系統(tǒng)或松耦合系統(tǒng)DSP領(lǐng)域的多DSP并行計(jì)算基于HPI/IDMA的主從分布式多DSP并行處理系統(tǒng)基于HPI（主機(jī)接口）/IDMA（內(nèi)部DMA）口，可組成主從分布式的多DSP并行處理系統(tǒng)。主DSP通過譯碼控制模塊產(chǎn)生接口訪問控制信號(hào)，以獲得外部總線控制權(quán)，管理從DSP，實(shí)現(xiàn)主從DSP之間的并行任務(wù)分配、訪問控制以及數(shù)據(jù)、狀態(tài)信息的高速交換，可組建大型星型或樹型并行系統(tǒng)DSP領(lǐng)域的多DSP并行計(jì)算基于數(shù)據(jù)交換的多DSP并行處理系統(tǒng)多個(gè)DSP之間用雙口RAM或網(wǎng)絡(luò)交換機(jī)等作為數(shù)據(jù)交換的“緩沖池”，以數(shù)據(jù)緩沖池的空、滿狀態(tài)作為DSP間數(shù)據(jù)交換的啟動(dòng)標(biāo)志，并以此進(jìn)行DSP間的并行任務(wù)分配、狀態(tài)信息交換和海量數(shù)據(jù)流傳輸?shù)炔僮鲗ΨQ多核處理器（SMP）的優(yōu)勢

ADIEMP芯片——Blackfin系列處理器性價(jià)比較高，在一個(gè)統(tǒng)一的設(shè)計(jì)中提供了MCU和DSP功能，可以實(shí)現(xiàn)控制和信號(hào)處理方面的靈活劃分。它可以作為100%的MCU，或100%的DSP，或兩者之間的某種組合。雙核EMPvs.單核EMP

ADSP-BF533ADI與Intel共同開發(fā)的MSA體系結(jié)構(gòu)，支持嵌入式實(shí)時(shí)操作系統(tǒng)uC/OS和uCLinux。32位RISC指令集、雙16位MAC單元和一個(gè)8位視頻處理引擎，提供了長達(dá)64位的可變長指令集，最優(yōu)化后16位的操作碼可以代表最常用的指令，互鎖流水線和代數(shù)指令語法，受保護(hù)和未受保護(hù)兩種操作模式ADSP-BF561對稱雙核結(jié)構(gòu)，計(jì)算能力、控制能力更強(qiáng)，多種開發(fā)模式即使當(dāng)某個(gè)應(yīng)用適合某個(gè)單內(nèi)核處理器，也可以利用雙內(nèi)核系統(tǒng)來降