半導(dǎo)體存儲器

半導(dǎo)體存儲器第1頁，共16頁，2023年，2月20日，星期三2、半導(dǎo)體存儲器（內(nèi)存）按讀寫方式分類二、性能指標(biāo)1、存儲容量存儲器可以存儲二進(jìn)制信息量。存儲容量=字?jǐn)?shù)×字長例：一存儲器可存4096個(gè)字，字長16位。存儲容量=4096×16=8KB讀寫存儲器（RAM）只讀存儲器（ROM）存儲器中任何單元的信息都能隨時(shí)讀寫存儲內(nèi)容固定不變，聯(lián)機(jī)工作時(shí)只能讀出不能寫入第2頁，共16頁，2023年，2月20日，星期三2、存取速度存儲器從CPU接收到尋址單元地址到存儲器輸入/輸出有效數(shù)據(jù)所需的時(shí)間。3、可靠性存儲器對電磁場及溫度等變化的抗干擾性。4、其它指標(biāo)體積、重量、性價(jià)比三、存儲器分級結(jié)構(gòu)三級cache內(nèi)存輔存CPU可直接訪問第3頁，共16頁，2023年，2月20日，星期三CPUcache內(nèi)存輔存圖5—1存儲器的三級分級結(jié)構(gòu)Cache：速度快，容量小輔存：容量大內(nèi)存：介于上兩者之間，具有適當(dāng)?shù)娜萘?、還要滿足系統(tǒng)對速度的要求第4頁，共16頁，2023年，2月20日，星期三§5－2

常用存儲器芯片一、半導(dǎo)體存儲器芯片的結(jié)構(gòu)An-1A1A0地址譯碼器存儲矩陣三態(tài)數(shù)據(jù)緩沖寄存器...............D0D1Dn-1.....控制邏輯圖5—2存儲器芯片的組成第5頁，共16頁，2023年，2月20日，星期三1、存儲矩陣

由大量的存儲元件組成。

N個(gè)存儲元件對應(yīng)于可記憶N位二進(jìn)制代碼的存儲單元。2、地址譯碼器存儲矩陣中的所有存儲單元都被賦予唯一的單元地址。

n條地址線可尋址的存儲單元數(shù)為2n

個(gè)3、三態(tài)數(shù)據(jù)緩沖寄存器數(shù)據(jù)線根數(shù)=每個(gè)存儲單元中可記憶二進(jìn)制數(shù)的位數(shù)。.

結(jié)合1—3，若共有n條地址線，N條數(shù)據(jù)線，則該存儲體由個(gè)存儲元件構(gòu)成。4、控制邏輯（控制信號由CPU及其接口電路送出）由能存儲1位二進(jìn)制碼的物理器件構(gòu)成第6頁，共16頁，2023年，2月20日，星期三二、隨機(jī)讀寫存儲器RAM從制造工藝上可分為MOS型RAM靜態(tài)RAM：主要特點(diǎn)是用變通的雙穩(wěn)態(tài)觸發(fā)器存放1位二進(jìn)制信息。只要不切斷電源，信息就可以長時(shí)間穩(wěn)定的保存。優(yōu)點(diǎn)是：存取速度快，不需要對所存信息進(jìn)行刷新；缺點(diǎn)是：基本存儲電路中包含的管子數(shù)目較多，功耗較大。通常用于微機(jī)的高速緩存。雙極型RAMMOS型RAM由普通的晶體管構(gòu)成，其特點(diǎn)是存取速度快，但集成度低，功耗大，成本高。多用于速度要求較高的微機(jī)系統(tǒng)中。由MOS型場效應(yīng)管構(gòu)成，其特點(diǎn)是集成度高，功耗小，價(jià)格便宜，但速度比雙極型RAM要慢（這是現(xiàn)在計(jì)算機(jī)普遍使用的一種）靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）第7頁，共16頁，2023年，2月20日，星期三動態(tài)RAM：主要特點(diǎn)是用電容上所充的電荷表示1位二進(jìn)制信息。因?yàn)殡娙萆系碾姾蓵S著時(shí)間不斷釋放，因此對動態(tài)RAM必須不斷進(jìn)行讀出和寫入，以使釋放的電荷得到補(bǔ)充，也就是對所存信息進(jìn)行刷新。優(yōu)點(diǎn)是：所用元件少，功耗低，集成度高，價(jià)格便宜；缺點(diǎn)是：存取速度較慢并要有刷新電路。通常用于微機(jī)的內(nèi)存。三、只讀存儲器ROM特點(diǎn)：存儲的信息只能取出，不能改寫（存入），斷電后信息不會丟失，可靠性高。主要用于存放固定不變的、控制計(jì)算機(jī)的系統(tǒng)程序和參數(shù)表，也用于存放常駐內(nèi)存的監(jiān)控程序或者操作系統(tǒng)的常駐內(nèi)存部分，甚至還可以用來存放字庫或其他語言的編譯程序及解釋程序。第8頁，共16頁，2023年，2月20日，星期三根據(jù)信息的設(shè)置方式分類ROMPROMEPROM閃速存儲器一般由生產(chǎn)廠家根據(jù)用戶的要求定制的。信息在芯片制造時(shí)由廠家寫入。內(nèi)容不能再被更改可編程ROM出廠時(shí)沒有寫入信息，允許用戶采用一定的設(shè)備將編好的程序固化在其中。并且一旦寫入也不能再更改?？刹脸齈ROM存放在其中的內(nèi)容可用紫外線照射芯片上的石英窗口而擦除。一般需要30分鐘。然后再用專用設(shè)備寫入新內(nèi)容。電可擦除EPROM性能與EPROM類似，只是在擦除和改寫方面更方便。用電來進(jìn)行擦除。用戶用一般微機(jī)即可再行寫入新內(nèi)容。FlashMemory是升級的E2PROM比其整體性能更優(yōu)第9頁，共16頁，2023年，2月20日，星期三§5－3

存儲器與CPU的接口一、存儲器芯片與地址總線的連接本質(zhì)上就是在存儲器地址分配的基礎(chǔ)上實(shí)現(xiàn)地址譯碼，以保證CPU能對存儲器中所有存儲單元正確尋址。分為地址線片選線地址總線從A0開始一次與存儲器芯片的地址線相連1、線選法：地址的高位直接作為各個(gè)芯片的片選信號。尋址時(shí)只有一位有效來使片選信號有效。適用于存儲芯片較少的存儲器設(shè)計(jì)。不常用2、譯碼法：用高位地址進(jìn)行譯碼產(chǎn)生片選信號。一般用系統(tǒng)總線對存儲器地址線連接剩下的若干位高位地址線進(jìn)行譯碼。第10頁，共16頁，2023年，2月20日，星期三常用譯碼芯片有74LS138等。以74LS138為例，看書P212例5.1第11頁，共16頁，2023年，2月20日，星期三二、存儲器芯片與數(shù)據(jù)總線的連接存儲器芯片的位數(shù)不同，那么在與8088CPU的8位數(shù)據(jù)線相連時(shí)，就要采用多片并聯(lián)的方式。例：1位的存儲器芯片，則要用8片

4位的存儲器芯片，則要用2片

注意：地址線連接。既然并聯(lián)起來促成一個(gè)8位的存儲體，則所有并聯(lián)的芯片的地址相同。（但要同時(shí)注意，每個(gè)芯片的容量應(yīng)相等，即每個(gè)芯片的地址線根數(shù)相同）規(guī)則：非字（一個(gè)字長=8位）結(jié)構(gòu)的存儲芯片多片組合成8位長度，除數(shù)據(jù)線外所有信號連接在一起。例：把書例5.1改為用8K×4的芯片實(shí)現(xiàn)。第12頁，共16頁，2023年，2月20日，星期三三、存儲器芯片與控制總線的連接ROM：輸出允許線與8088CPU的相連RAM：分讀/寫控制線

/與CPU的相連

/與CPU的相連看書例5.2、例5.3作業(yè)：本章的習(xí)題與思考題5.4、5.5第13頁，共16頁，2023年