電子設(shè)計實(shí)用經(jīng)驗pcb技巧精彩問答集

（）（）BDA（）？限于本人應(yīng)用的了解，無法深入地比較EDA工具的性能價格比，選擇軟件要按照所應(yīng)用范疇常規(guī)的電路設(shè)計，INNOVEDAPADS就非常不錯，且有配合用的仿真軟件，而這類設(shè)計往往占據(jù)了70%Cadence的解決Mentor的性能還是非常不錯的，特別是它的設(shè)計0RF小信號，高速時鐘信號時，首先是要將電源的供應(yīng)分開，不宜采用開關(guān)電源，可線路板設(shè)計如果考慮EMC，必定提高不少成本。請問如何盡可能的答道EMC要求，又不致帶在可能的情況下將板上所有器件的Chassisground用專門的一層連接在一起，設(shè)計專門的并方面：PLD的設(shè)計的初學(xué)者可以采用PLD廠家提供的集成環(huán)境，在做到百萬門以上的設(shè)計時可4、要配合生產(chǎn)工廠的制造工藝來設(shè)定DRC(DesignRuleCheck)及與測試相關(guān)的設(shè)計(如測試PCBEMC、EMI規(guī)則進(jìn)行檢查，而設(shè)計EMC、EMICADENCE公司的軟EMI/EMC設(shè)計時需要同時考慮輻射(radiated)與傳導(dǎo)(conducted)兩個方面前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(<30MHz).所以不能只注意高頻而忽略低頻的一個好的EMI/EMC設(shè)計必須一開始布局時就要考慮到器件的位置PCB迭層的安排,重要聯(lián)機(jī)的走法,器件的選擇等,如果這些沒有事前有較佳的安排,事后解決則會事倍功半,增加成本.例如時鐘產(chǎn)生器的位置盡量不要靠近對外的連接器,高速信號盡量走內(nèi)層并注意特性阻抗匹配與參考層的連續(xù)以減少反射,器件所推的信號之斜率(slewrate)盡量減低高頻成分,選擇去耦合(decoupling/bypass)電容時注意其頻率響應(yīng)是否符合需求以降低電源層噪聲.另外,注意高頻信號電流之回流路徑使其回路面積盡量小(loopimpedance盡量小)以減少輻射.還可以用分割地層的方式以控制高頻噪聲的范圍.最后,PCB與外殼的接地點(diǎn)(chassisground)。線路板設(shè)計如果考慮EMC，必定提高不少成本。請問如何盡可能的答道EMC要求，又不致帶才能使整個系統(tǒng)通過EMCPCB板的設(shè)計技巧提供幾個降低電路產(chǎn)生的電磁3、注意高速信號的阻抗匹配，走線層及其回流電流路徑(returncurrent5chassisground。traces對走線特性阻抗的影響。在設(shè)計高速PCB電路時，阻抗匹配是設(shè)計的要一。而阻抗值跟走線方式有關(guān)系，例如是走在表面層(microstrip)或內(nèi)層(stripline/doublestripline)，與參考層(電源層或地層)的距離，走線寬度，PCB材質(zhì)等均會影響走線的特性阻抗值。也就是說要在布線后才能確定阻抗IBIS模型的準(zhǔn)確性直接影響到仿真的結(jié)果?；旧螴BIS可看成是實(shí)際I/Obuffer等效電路的電氣特性資料，一般可由SPICE模型轉(zhuǎn)換而得(亦可采用測量，但限制較多)，而SPICE的資料與制造有關(guān)系，所以同樣一個器件不同廠商提供，其SPICE的資料是IBISA廠商的器是由何種工藝做出來的。如果廠商所提供的IBIS確，只能不斷要求該廠商改進(jìn)才是根本通常Pro比較流行，市面上的書也多。請介紹一下Pro,PowerPCB,orCAD等軟件的優(yōu)劣和我沒有太多使用這些軟件的經(jīng)驗,真，特別是涉及到EMCAgilentADS1、APSim 2、Ansoft （1）PRO98中如何干預(yù)自動布線的？（2）PRO98中PCB板上已經(jīng)有手工布PCB板上已經(jīng)布好的線條？PCB板中有多個數(shù)/模功能塊時，常規(guī)做法是要將數(shù)/模地分開，并分別在一點(diǎn)相連。這樣，一塊PCB板上的地將被分割成多塊，而且如何相互連接也問題。但有人采用另外一種辦法，即在確保數(shù)/模分開布局，且數(shù)/PCB板地不做將數(shù)/(rtrncurrent)會盡量沿著走線的下方附近的地流回數(shù)字信號的，若數(shù)模信號走線交叉，則返回請問專家GSMPCB設(shè)計有什么要求和技巧?PCB設(shè)計上的在于兩個地方：一是板面積小，二是有RF的電路。因為可用的板面積1RFRFRF的電源、地、及阻抗設(shè)計3、注意話音模擬電路的走線，不要被其它數(shù)字電路，RFgroundguardtrace抑制串?dāng)_。5、注意各電路區(qū)域信號的回流電流路徑(returncurrentDVB-S的噪聲門限測試問題，請您就目前國內(nèi)關(guān)于噪聲門限的測試做一綜抱歉，我沒有DVB-S(DigitalBroadcasting)相關(guān)的設(shè)計經(jīng)驗與資料可提供給你。ValorPCBlayoutsolution,不知該公司產(chǎn)品如何？抱歉，我不適合在這場合評論其它競爭對手的產(chǎn)品。我認(rèn)為任何EDA軟件產(chǎn)品合不合用與要LC電路。但是，我發(fā)現(xiàn)有時LCRC濾波效果差，請問這LCRC濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當(dāng)。因為電感的感RCRC濾波要付出的代價是電阻本身會耗能，效率較差，且LC的輸波噪聲(ripplenoise)。ESR/ESL也會有影響。LC是放在開關(guān)式電源(switchingregulationpower)LC所產(chǎn)生的極點(diǎn)零點(diǎn)(pole/zero)對負(fù)反饋控制(negativefeedbackcontrol)回路穩(wěn)定度的影響。lvds低壓差分信號，原則上是布線等長、平行，但實(shí)際上較難實(shí)現(xiàn)，是否能提供一些經(jīng)叉點(diǎn)(或相對電壓差值)有關(guān)，如果不等長，則此交叉點(diǎn)不會出現(xiàn)在信號振幅(swingamplitude)的中間，也會造成相鄰兩個時間間隔(timeinterval)不對稱，增加時序控制的難度。不等長也會增加共模(commonmode)信號的成分，影響信號完整性(signalintegrity)。在電路板尺寸固定的情況下，如果設(shè)計中需要容納的功能，就往往需要提高PCB的走線紹在高速（>100MHz)PCB設(shè)計中的技巧?PCB時，串?dāng)_(crosstalkinterference)確實(shí)是要特別注意的，因為它對時序(timing)與信號完整性(signalintegrity)有很大的影響。以下提供幾個注意的地方： 現(xiàn)在有哪些PCB設(shè)計軟件,如何用PRO 的要求?謝謝!!我沒有使用 匹配，端接方式的選擇，(topology)方式的選擇，走線的長度與間距，時鐘(或strobe)信skew的控制等。如果器件已經(jīng)固定，一般的方式是拉大間距或加groundguardtraces這些都正常的話，應(yīng)該要發(fā)出第一個周期(cycle)的信號。接下來依照系統(tǒng)運(yùn)作原理與busprotocoldebug。DESIGNGUIDE/LAYOUTGUIDELINE做，了解一般制定GUIDE的是硬件/系統(tǒng)工程師，PCB工程師？誰應(yīng)該對板級系統(tǒng)的性能負(fù)主要責(zé)任。謝謝！chassisground提供低阻抗的路徑給回流電流(returningPCBchassisground做連接，以盡量縮小整個電流回路面積，也就減少電磁guideline可能每個公司有不同的情況而有不同安排。Guideline的制定必須對guidelinePCBguideline可以實(shí)現(xiàn)的更好。CandenceInnovedaMentorZuken公司各自的自動布線及SI仿真工具嗎？有沒如，如果所設(shè)計的時鐘頻率為400MHzACloss模型就很重:現(xiàn)在搞的B板多半要用腳密度大的貼封裝而且總線的(SDUSS等)工作頻率較高,如果在線的過中能按的思路地手工線完了以后,件能從兩個就要快多了.我用的是Pro98。我知道這軟件能做自動均勻調(diào)整元件封裝的距離而不能自動PCB迭層固定的情況下，特性阻抗會決定出符合的線寬。會影響特性阻抗和串?dāng)_。這也是為什幺大部分的EDA布線軟件在做自動布線或調(diào)整時不會去力強(qiáng)弱而定。如果您對蔽公司Expedition有試看看我們的繞線引擎，請電21- PCB的軟件來設(shè)計柔性電路板(FlexiblePrintedCircuit)Gerber格式FPCPCB不同，各個廠商會依據(jù)他們的制造能力會對最PCB設(shè)計水平、加工能力、加工水平、加工材質(zhì)以及相關(guān)的現(xiàn)在高速數(shù)字電路的應(yīng)用有通信網(wǎng)路和計算機(jī)等相關(guān)領(lǐng)域。在通信網(wǎng)路方面，PCB板的工作頻率已達(dá)GHz上下，迭層數(shù)就我所知有到40層之多。計算機(jī)相關(guān)應(yīng)用也因為的進(jìn)步，無論P(yáng)C或服務(wù)器(Server)，板子上的最高工作頻率也已經(jīng)達(dá)到400MHz(Rambus)以上。因應(yīng)這高速高密度走線需求，盲埋孔(blind/buriedvias)、mircroviasbuild-up制程工藝的需求也漸漸越來越多。這些設(shè)計需求都有廠商可大量生產(chǎn)。HowardW.Johnson，“High-SpeedDigitalDesign–AHandbookofBlackStephenH.Hall，“High-SpeedDigitalSystemBrianYang，“DigitalSignalIntegrity”；的值。現(xiàn)在絕大部分特性阻抗的計算都是假設(shè)有參考平面的，我還沒看到這種無參考平面的特性阻抗。但是，可以用TDR(TimeReflectometer)對實(shí)際的板子做量測來inductance及mutualcapacitance而傳到被的信號線上。電源平面和地平面基本上都是金屬平面，所以對電場磁場都有效應(yīng)(shieldingeffect)。我們設(shè)計的一款金屬殼設(shè)備，電源接地良好（LN小于4V）電路接地端和機(jī)箱通過安裝柱相whythewienbridgecanonlybebalancedatonefrequency?eveniftheratioofcoupledresistorsisvariedTheoperationprincipleofWienbridgeoscillatorispositivefeedbackmechanism.Thetransferfunction(orgain)oftheWienbridgeoscillator(inLacetransform)isAf(s)=A(s)/[1-A(s)B(s)],whichA(s)isopenloopgainofamplifierandB(s)isthegainoffeedbacknetwork.Tooscillatespontaneously,theAf(s)mustapproachtoinfinitywhichimpliesdenominatoriszero.Thatis,theproductofA(s)andB(s)needtobeequalto1.DuetothefrequencydependenceofA(s)B(s),thereisonlyonefrequencycanmakethedenominatortobezero.ThatiswhytheWienbridgeonlybalanceatonefrequency.Theoscillationfrequencyisdeterminedbytheresistorsandcapacitorsinthepositivefeedback,f=1/[2πsqrt(R1C1R2C2)],whereR1,C1,R2,C2arethecomponentsinthepositivefeedback.Thecomponentsonnegativefeedbackarenothingtodowiththeoscillationfrequency.Theotherintuitiveinsighttothisconceptofbalancingatonefrequencyistotreatthenetworkofpositivefeedbackasafrequencyselector.Thereareahigh-passfilterformedbyaseriescapacitorwithagroundedresistorandalow-passfilterformedbyaseriesresistorwithagroundedcapacitor.Thetotaleffectissimilartoabandpassfilter.Thereisawebsitetoaddressthisconcept:各個BAB板子，A板子(此為Kirhoffurrntlw()PCB板包括很多層，但其中某些層的含義我還不是很清楚。mechanical，toppaste,bottompaste,topsolder,bottomsolder,drillguide,drilldrawing,multilayer這些層不知道Mechnical::Bottomoverlay:Toppaste:Bottompaste:Bottomsolder:Drillguide:可能是不同孔徑大小，對應(yīng)的符號，個數(shù)的一個表。Drilldrawing:指孔位圖，各個不同的孔徑會有一個對應(yīng)的符號。Multilayer:應(yīng)該沒有單獨(dú)這一層，能指多層板，針對單面板和雙面板而言。PCB板材?如何避免高速數(shù)據(jù)傳輸對周圍模擬小信號的高頻干擾,有沒有一些設(shè)計的基本思路?謝謝PCB板子(GHz的頻率)時這材質(zhì)問題會比較重有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù)(dielectricconstant)和介質(zhì)損在groundguard/shunttraces在模擬信號旁(不用線上既有的穿孔(viaorDIPpin)當(dāng)測試點(diǎn))可能加上或是從線上拉一小段線出來。前多多少少會有點(diǎn)影響，影響的程度就跟信號的頻率速度和信號緣變化率(edgerate)有關(guān)。影響在高速板(p4的主板)layour，為什么要求高速信號線(cpu數(shù)據(jù)，地址信號線）要匹配?要求走線特性阻抗匹配的主要原因是要避免高速傳輸線效應(yīng)(transmissionlineeffect)所引起的反射(reflection)影響到信號完整性(signalintegrity)和延遲時間(flighttime)。也就是說如果不(commonclock或sourcesynchronous)下算得的timingmargin，分配一部份給走線長度的允許誤差。至于，上述兩種模式時序的計算，限于時間與篇幅不方便在此詳述，請到下列網(wǎng)址http://d /design/Pentium4/guides"InPentium4Processorinthe423-pinPackage/In850ChipsettformDesignGuide"。其中"MethodologyforDeterminingTopologyandRoutingGuideline"章節(jié)內(nèi)有詳述。:頂層-電源層-地層-底層，這時頂層走線特性阻抗的模型是以電源平面為參考平面的微帶線模型。PCB設(shè)計中，信號層的空白區(qū)域可以敷銅，那么多個信號層的敷銅是都接地好呢，還線的距離，因為所敷的銅會降低一點(diǎn)走線的特性阻抗。也要注意不要影響到它層的特性阻dualstripline的結(jié)構(gòu)時。testcoupontestcoupon？有什testcoupon是用來以TDR(TimeReflectometer)測量所生產(chǎn)的PCB板的特性阻抗是testcoupon上的走線線寬和線距(有差分對時)要與所要控制的線一樣。最重要的是測量時接地點(diǎn)的位置。為了減少接地引線(groundlead)TDR探棒(probe)接地的地方通常非常接近量信號的地方(probetip)，所以，testcoupon上量測信號的點(diǎn)跟接地點(diǎn)的距離和方式要符合所用的探棒。以下提供兩篇文章參考: /index.htmlApplicationnotes)現(xiàn)在較強(qiáng)的布線軟件的自動布線器大部分都有設(shè)定約束條件來控制繞線方式及過孔數(shù)目。各EDA,是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式,線出來的走線方式是否能符合設(shè)計者的想法。另外,手動調(diào)整布線的難易也與繞線引擎的能力有關(guān)系。例如,走線的推擠能力,過孔的推擠能力,甚至走線對敷銅的推擠能力等等。所以,選擇一個繞線引擎能力強(qiáng)的布線器,才是解決之道。如果您對蔽公司Expedition有試看看我們的繞線引擎,請電21- ,會有專人為您除了地要分開外,也要注意模擬電路部分的電源,如果跟數(shù)字電路共享電源,最好要加濾波線路。另外,數(shù)字信號和模擬信號不要有交錯,尤其不要跨過分割地的地方(moat)。在實(shí)際布線中，很多理論是相互的；例如：1。處理多個模/數(shù)地的接法：理論上是應(yīng)該相互的，但在實(shí)際的小型化、高密度布線中，由于空間的局限或者會導(dǎo)致小信2CPU的連線應(yīng)該盡量短，由于結(jié)構(gòu)布局的原因，PCB布線中考慮EMC、EMI問題，有很多沖基本上,將模/數(shù)地分割是對的。要注意的是信號走線盡量不要跨過有分割的地(moat),還有不要讓電源和信號的回流電流路徑(returningcurrent晶振是模擬的正反饋振蕩電路,要有穩(wěn)定的振蕩信號,loopgainphase的規(guī)范,