微機原理與接口技術

微機原理與接口技術第1頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.1存儲器概述5.2半導體存儲器的基本知識5.3微機系統(tǒng)中的主存儲器組織5.4高速緩沖存儲器5.5輔助存儲器第2頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.1存儲器概述一個雙穩(wěn)態(tài)的半導體電路或磁性材料的存儲元均可存儲一位二進制代碼，這個二進制代碼位是存儲器中最小的存儲單位，稱為一個存儲位或存儲元。由若干個存儲元組成一個存儲單元。由許多存儲單元組成一個存儲器。有了存儲器，計算機就具有記憶能力。由存放程序和數據的各類存儲設備及相關軟件構成存儲系統(tǒng)。第3頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.1存儲器概述5.1.1存儲器的分類——按存儲介質分類磁盤存儲器磁帶存儲器光介質存儲器存儲器半導體存儲器磁表面存儲器掩模只讀存儲器MROM可編程只讀存儲器PROM可擦除可編程只讀存儲器EPROM電可擦可編程只讀存儲器EEPROM快閃存儲器FlashMemory隨機存儲器RAM只讀存儲器ROM單極型(MOS)半導體存儲器雙極型(TTL)半導體存儲器動態(tài)DRAM靜態(tài)SRAM硬盤軟盤第4頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.1存儲器概述5.1.1存儲器的分類——按信息的可保存性分類易失性存儲器非易失性存儲器磁盤存儲器磁帶存儲器光介質存儲器存儲器半導體存儲器磁表面存儲器掩模只讀存儲器MROM可編程只讀存儲器PROM可擦除可編程只讀存儲器EPROM電探險可編程只讀存儲器EEPROM快閃存儲器FlashMemory隨機存儲器RAM只讀存儲器ROM單極型(MOS)半導體存儲器雙極型(TTL)半導體存儲器動態(tài)DRAM靜態(tài)SRAM硬盤軟盤第5頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.1存儲器概述5.1.1存儲器的分類——按在計算機系統(tǒng)中的作用分類主存儲器——又稱內部存儲器，用來存放當前正在使用或者經常使用的程序和數據，CPU可直接對它進行訪問。主存由半導體存儲器組成，包括ROM和RAM兩種類型，其中ROM用于存放系統(tǒng)軟件、系統(tǒng)參數或永久性數據，RAM用于存放臨時性數據和應用程序，主要采用單極型(MOS)半導體存儲器件。輔助存儲器——又稱外部存儲器，主要用來存放當前暫時不參加運算的程序和數據，通常CPU不直接訪問輔存。高速緩沖存儲器(Cache)——用于彌補計算機內部各器件之間的速度差異。主要采用雙極型(TTL)半導體存儲器件。第6頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.1存儲器概述5.1.2存儲器的主要性能指標存儲容量——存儲器能夠存儲二進制信息的數量，常用單位：B、KB、MB、GB、TB。計算機可直接尋址的主存容量由地址碼位數確定。存儲器存取時間和存取速度——存儲器存取時間又稱為存儲器訪問時間，是指從啟動一次存儲器操作到完成該操作所經歷的時間，也稱為讀寫時間。存取速度是存取時間的倒數。磁表面存儲器不同于半導體存儲器，其數據存取需要磁頭的機械運動，因此其操作過程由：磁道定位時間、磁頭等待時間、讀寫時間及傳送時間等部分組成，而且定位時間、磁頭等待時間都與磁頭當前的位置和要存取的數據位置有關，因此通常采用平均值表示。價格/位——常用每字節(jié)或每MB成本表示，即C=價格/容量可靠性——通常用平均無故障工作時間（MeanTimeBetweenFailures，簡稱MTBF）即兩次故障之間的平均時間來衡量。第7頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.1存儲器概述5.1.3存儲系統(tǒng)的概念存儲系統(tǒng)由存放程序和數據的各類存儲設備及相關軟件構成。應用程序員透明，并且從應用程序員角度看它是一個存儲器速度接近最快的那個存儲器容量與容量最大的那個存儲器相等或接近單位容量的價格接近最便宜的那個存儲器高低小大快慢輔存寄存器緩存主存磁盤光盤磁帶速度容量價格位／CPUCPU主機第8頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.1存儲器概述5.1.3存儲系統(tǒng)的概念存儲系統(tǒng)由存放程序和數據的各類存儲設備及相關軟件構成。高速緩存的引入，把慢速的內存當高速內存來使用。虛擬存儲器技術是在內存與外存之間引入相應的硬件和軟件，把大容量的外存當大容量的內存來使用。分級存儲器結構示意圖CPU內部寄存器高速緩沖存儲器(Cache)內存儲器外存儲器容量增速度、位價格減第9頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.1存儲器概述5.2半導體存儲器的基本知識5.3微機系統(tǒng)中的主存儲器組織5.4高速緩沖存儲器5.5輔助存儲器第10頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.2半導體存儲器的基本知識5.2.1半導體存儲器的特點速度快，存取時間可達到納秒(ns)級高度集成化，不僅存儲單元所占的空間小，而且譯碼電路和數據緩沖寄存器以及存儲單元都集成在一個芯片中，體積特別小功耗低，一般為幾十毫瓦(mW)第11頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.2半導體存儲器的基本知識5.2.2半導體存儲器芯片的結構地址譯碼和驅動I/O控制電路地址鎖存存儲體讀寫控制ABCBDB第12頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.2半導體存儲器的基本知識5.2.2半導體存儲器芯片的結構地址譯碼和驅動I/O控制電路地址鎖存存儲體讀寫控制ABCBDB位片結構——組成存儲單元的存儲元只有一位，譯碼選中一個存儲單元時只能進行一位信息的讀寫，即字長等于1位。字片結構——字長大于1位，可以為4位或8位等。存儲芯片的容量一般用字數×字長表示。如：1K×1位、128×8位SRAM常采用字片結構，DRAM常采用位片結構。第13頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.2半導體存儲器的基本知識5.2.2半導體存儲器芯片的結構地址譯碼和驅動I/O控制電路地址鎖存存儲體讀寫控制ABCBDB地址鎖存器的作用是保存CPU輸入的地址信息，以等待譯碼電路選擇存儲單元。第14頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.2半導體存儲器的基本知識5.2.2半導體存儲器芯片的結構地址譯碼和驅動I/O控制電路地址鎖存存儲體讀寫控制ABCBDB譯碼器將地址碼轉換成譯碼器輸出線上相應的有效電平，表示選中某一存儲單元，并由驅動器提供驅動電流去驅動相應的讀寫電路，完成被選中單元的讀寫操作。譯碼驅動方式有兩種：一維地址譯碼、二維地址譯碼。第15頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.2半導體存儲器的基本知識5.2.2半導體存儲器芯片的結構一維地址譯碼——每個存儲單元連在一條字線上，由地址譯碼器驅動字線。缺點：當地址線增加時，譯碼器的復雜度按2n增加。第16頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.2半導體存儲器的基本知識5.2.2半導體存儲器芯片的結構二維地址譯碼——把n位地址分成大致相等的兩段，一段用于水平方向作X地址線，另一段用于垂直方向作Y地址線，存儲單元的地址由X和Y兩個方向的地址來決定。第17頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.2半導體存儲器的基本知識5.2.2半導體存儲器芯片的結構地址譯碼和驅動I/O控制電路地址鎖存存儲體讀寫控制ABCBDB包括讀出放大器、寫入電路和讀寫控制電路，用以完成被選中存儲單元中各位的讀出和寫入操作。第18頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.2半導體存儲器的基本知識5.2.2半導體存儲器芯片的結構地址譯碼和驅動I/O控制電路地址鎖存存儲體讀寫控制ABCBDB控制邏輯接收CPU送來的啟動、讀、寫及清除命令，經控制電路處理后，由控制邏輯產生一組時序信號來控制存儲器的讀出和寫入操作。第19頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.2半導體存儲器的基本知識5.2.3典型芯片SRAM引腳特點地址線An接CPU的地址總線AB數據線Dm接CPU的數據總線DB片選線/CE（/CS）由CPU的AB線譯碼產生讀寫線/OE、/WE由CPU的控制線/RD、/WR控制ABDBVCCGND/RD/WR/OE/WE/CSA0~AnD0~Dm譯碼電路第20頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.2半導體存儲器的基本知識5.2.3典型芯片1.SRAM存儲芯片——Intel21141K×4bit的SRAM存儲器芯片

VCCGNDA3A4A5A6A7A8I/O1I/O2I/O3I/O4輸入數據控制行選擇6464存儲矩陣列I/O電路列選擇A0A2A1A9A6A5A4A3A0A1A2GNDCSWECSWEVccA7A8A9I/O1I/O2I/O3I/O4123456789181716151413121110（b）Intel2114的外部引腳

（a）Intel2114的內部結構

第21頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.2半導體存儲器的基本知識5.2.3典型芯片2.SRAM存儲芯片——Intel62648K×8bit低功耗CMOSSRAM

A0A1A2A10Y譯碼存儲體存儲體控制邏輯X譯碼A3A9A11A12……I/O緩沖D0～D7VCCCS2A8A9A10A112728262524232221201918171615D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND21345678910111213146264…（b）外部引腳圖

（a）內部結構

第22頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.2半導體存儲器的基本知識5.2.3典型芯片2.SRAM存儲芯片——Intel62648K×8bit低功耗CMOSSRAM提供兩條片選線是為了應用時控制方式多樣讀寫線為兩條是為不同CPU服務/CS1接低、CS2控制/CS1

CS2

GND6264CS2接高、/CS1控制/CS1

CS2VCC6264

8086CPU

6264SRAM讀:/RD=L,/WR=H;/WE=H,/OE=L寫:/RD=H,/WR=L;/WE=L,/OE=H8086CPU與6264SRAM的接線圖

/WE/OE80866264/WR/RD6805CPU6264SRAM讀:R//W=H;/WE=H,/OE=L寫:R//W=L;/WE=L,/OE=LMOTOROLA6805CPU與6264SRAM接線圖

R/W/WE/OEGND68056264/CS1CS2/OE/WED0~D7HHXX高阻LHLH數據輸出（讀有效）LHHL數據輸入（寫有效）LHLL數據輸入（寫有效）第23頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.2半導體存儲器的基本知識5.2.3典型芯片3.DRAM存儲芯片——Intel4164

64K×1bit的DRAM存儲器芯片（a）Intel4164的內部結構

（b）Intel4164的外部引腳

第24頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.2半導體存儲器的基本知識5.2.3典型芯片4.EPROM存儲芯片——Intel27162K×8bitGNDVCCGNDVPPO0～O7數據輸出輸出緩沖Y門16Kbit存儲矩陣輸出允許片選和編程邏輯Y譯碼X譯碼……A0～A10地址輸入O2O1O0A0A1A2A3A4A5A6A7111098765432112141516171819202122232413O4O5O6O7A10VPPA9A8VCCO3Intel2716存儲器芯片的內部結構框圖及外部引腳第25頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.1存儲器概述5.2半導體存儲器的基本知識5.3微機系統(tǒng)中的主存儲器組織5.4高速緩沖存儲器5.5輔助存儲器第26頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術1.存儲器容量的擴展根據存儲器所要求的容量和選定的存儲芯片的容量，就可以計算出總的芯片數，即：總片數=總容量/單個芯片容量例如:存儲器容量為8K×8bit，若選用2114芯片(1K×4bit)，則需要(8K×8bit)/(1K×4bit)=8×2(片)

存儲器擴展技術有位擴展、字擴展和位字同時擴展三種。第27頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術1.存儲器容量的擴展位擴展：因每個字的位數不夠而擴展數據輸出線的數目；字擴展：因總的字數不夠而擴展地址輸入線數目，也稱為地址擴展；存儲芯片存儲模塊存儲體進行位擴展,以實現(xiàn)按字節(jié)編址的結構進行字擴展,以滿足總容量的要求第28頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術1.存儲器容量的擴展——位擴展例如：用64K×1bit的存儲器芯片組成64K×8bit的存儲器，所需芯片數為(64K×8bit)/(64K×1bit)=8(片)A08A07A06A05A04A03A02A01A15I/O64K×1bitI/OI/OI/OI/OI/OI/OI/OA15～A0D7～D0等效為64K×8bit芯片組D0D7數據總線地址總線A0A15第29頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術1.存儲器容量的擴展——字擴展例如：用8K×8bit的SRAM組成64K×8bit的存儲器，所需芯片數為(64K×8bit)/(8K×8bit)=8(片)D0~D7⑧64K*1D0~7⑦64K*1D0~7⑥64K*1D0~7⑤64K*1D0~7④64K*1D0~7③64K*1D0~7②64K*1D0~7CS1①8K*8D0~7CS3-8譯碼器Y0Y1Y7………A13

A14

A15

A0~A12R/W64K*8A0~A15D0~D7R/WCS等效為第30頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術1.存儲器容量的擴展——字擴展例如：用8K×8bit的SRAM組成64K×8bit的存儲器，所需芯片數為(64K×8bit)/(8K×8bit)=8(片)芯片A15～A13A12～A0地址范圍（空間）1#000000…0~111…10000H~1FFFH2#001000…0~111…12000H~3FFFH3#010000…0~111…14000H~5FFFH4#011000…0~111…16000H~7FFFH5#100000…0~111…18000H~9FFFH6#101000…0~111…1A000H~BFFFH7#110000…0~111…1C000H~DFFFH8#111000…0~111…1E000H~FFFFH第31頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術1.存儲器容量的擴展——字和位同時擴展例如：用16K×4bit的SRAM組成64K×8bit的存儲器，所需芯片數為(64K×8bit)/(16K×4bit)=4×2(片)D7～D4D3～D016K×4bit16K×4bit16K×4bit16K×4bit16K×4bit16K×4bit16K×4bit16K×4bit譯碼器A14A15A13～A0第32頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選CPU要實現(xiàn)對存儲單元的訪問，首先要選中存儲芯片，即進行片選；然后再從選中的芯片中依據地址碼選擇出相應的存儲單元，以進行數據存取，這稱為字選。地址總線的低位地址線直接與各存儲芯片的地址線連接。所需低位地址線的數目N與存儲芯片容量L的關系：L＝2N。地址總線余下的高位地址線經譯碼后，做各存儲芯片的片選。通常M/IO信號也參與片選譯碼。第33頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選例如：設某系統(tǒng)地址總線寬度為20bit，數據總線寬度為8bit。現(xiàn)采用8K8芯片實現(xiàn)32KB擴展存儲器。擴展存儲器共需要8K8的存儲芯片數量N＝(32K8)/(8K8)=41片數據線：芯片數據線互連后與系統(tǒng)數據線連接；讀寫控制線：所有芯片的讀/寫線分別互連后與系統(tǒng)相連；低位地址線：8K容量的存儲芯片需要13根地址線進行字選，所有芯片地址線互連后與系統(tǒng)的低13位地址線（A0-A12）連接；高位地址線：剩余的7根系統(tǒng)地址線（A13-A19）可用于產生所需的4根片選線；第34頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選常用的片選控制譯碼方法有線性選擇法、譯碼法（部分譯碼法、全譯碼法）等。線性選擇法CPU的某條片選地址線直接接存儲器芯片的片選端部分譯碼法CPU的部分片選地址線參加譯碼輸出控制片選端全譯碼法CPU的全部片選地址線參加譯碼輸出控制片選端地址信號不完全確定，所以存在地址重疊問題，浪費尋址空間，并可能導致誤操作第35頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選——線選法當存儲器容量不大，所使用的存儲芯片數量不多，而CPU尋址空間遠遠大于存儲器容量時，可用高位地址線直接作為存儲芯片的片選信號，每一根地址線選通一塊芯片，這種方法稱為線性選擇法(線選法)。第36頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選——線選法4個片選信號必須使用4根地址線，電路結構簡單，缺點是：系統(tǒng)必須保證A16～A13不能同時為有效低電平；因為最高段地址信號(A19～A17)不參與譯碼，存在地址重疊問題；A13

A16A14

A15R/WD0~D7A0~A12④8K*8D0~7③8K*8D0~7②8K*8D0~7CS1

①8K*8D0~7第37頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選——線選法例:由Z80CPU與1KBROM、1KBRAM構成的計算機系統(tǒng)方框圖如下，用線性選擇法求出ROM、RAM在內存儲器系統(tǒng)中的地址范圍

DBA12A11Z80CPUAB1KBRAM/CE1KBROM/CEA0~A9D0~D7第38頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選——線選法例:由Z80CPU與1KBROM、1KBRAM構成的計算機系統(tǒng)方框圖如下，用線性選擇法求出ROM、RAM在內存儲器系統(tǒng)中的地址范圍芯片存儲量與片內地址、數據線ROM——存儲量1KB，地址線A0－A9、數據線D0－D7RAM——存儲量1KB，地址線A0－A9、數據線D0－D7存儲器芯片與CPU的片選地址線A11——控制ROM芯片的片選端CEA12——控制RAM芯片的片選端CE其余地址線未用第39頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選——線選法例:由Z80CPU與1KBROM、1KBRAM構成的計算機系統(tǒng)方框圖如下，用線性選擇法求出ROM、RAM在內存儲器系統(tǒng)中的地址范圍1KB

RAM芯片存儲范圍圖當A15、A14、A13、A10=0000時，1KB

RAM存儲范圍為0800H~0BFFH當A15、A14、A13、A10=1111時，1KB

RAM存儲范圍為EC00H~EFFFH由于有4條地址線未參加譯碼,每個存儲單元的地址重碼24=16個A15

A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0XXX01X0000000000XXX01X1111111111第40頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選——線選法例:由Z80CPU與1KBROM、1KBRAM構成的計算機系統(tǒng)方框圖如下，用線性選擇法求出ROM、RAM在內存儲器系統(tǒng)中的地址范圍1KB

ROM芯片存儲范圍圖當A15、A14、A13、A10=0000時，1KB

ROM存儲范圍為1000H~13FFH當A15、A14、A13、A10=1111時，1KB

ROM存儲范圍為F400H~F7FFH由于有4條地址線未參加譯碼,每個存儲單元的地址重碼24=16個A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0XXX10X0000000000XXX10X1111111111第41頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選——線選法優(yōu)點無存儲器芯片片選譯碼器硬件電路簡單缺點較多使用片選地址線各存儲芯片地址范圍不連續(xù)僅用部分片選地地線，存儲單元有重復地址不能擴展內存儲器第42頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選——部分譯碼法用高位地址中的一部分地址進行譯碼產生片選信號。

8KB(2)CS

8KB(1)CS8KB(4)CS

2-4譯碼器A0~A12A13~A14Y0Y1Y3…...第43頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選——部分譯碼法共占用25組地址造成地址空間的重疊芯片A19~A15A14A13A12~A0地址空間（順序方式）①00000000000000000000～111111111111100000H~01FFFH…………11000C0000H~C1FFFH…………11111F8000H~F9FFFH②……01……11000C2000H~C3FFFH…………③……10……11000C4000H~C5FFFH…………④……11……11000C6000H~C7FFFH…………第44頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選——部分譯碼法第45頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選——部分譯碼法例:由Z80CPU與1KB

ROM、1KB

RAM構成的計算機系統(tǒng)方框圖如下，用部分譯碼法，求出ROM、RAM在內存儲器系統(tǒng)中的地址范圍。

DB

A10

Z80CPUAB譯碼器1KBROM/CE1KBRAM/CE第46頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選——部分譯碼法例:由Z80CPU與1KB

ROM、1KB

RAM構成的計算機系統(tǒng)方框圖如下，用部分譯碼法，求出ROM、RAM在內存儲器系統(tǒng)中的地址范圍。芯片存儲量與片內地址、數據線ROM、RAM——存儲量1KB，地址線A0~A9、數據線D0~D7內存儲器容量與CPU地址線存儲量2KB——需要11條CPU地址線地址線A0~A9為存儲芯片的片內地址線地址線A10為部分片選地址線第47頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選——部分譯碼法例:由Z80CPU與1KB

ROM、1KB

RAM構成的計算機系統(tǒng)方框圖如下，用部分譯碼法，求出ROM、RAM在內存儲器系統(tǒng)中的地址范圍。1KB

ROM芯片存儲范圍圖當A15、A14、A13、A12、A11=00000時，1KB

ROM存儲范圍為0000H~03FFH當A15、A14、A13、A12、A11=11111時，1KB

ROM存儲范圍為F800H~FBFFH由于A11~A15共5條地址線未參加譯碼,每個存儲單元的地址重碼25=32個A15

A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0XXXXX00000000000XXXXX01111111111第48頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選——部分譯碼法例:由Z80CPU與1KB

ROM、1KB

RAM構成的計算機系統(tǒng)方框圖如下，用部分譯碼法，求出ROM、RAM在內存儲器系統(tǒng)中的地址范圍。1KB

RAM芯片存儲范圍圖當A15、A14、A13、A12、A11=00000時，1KB

RAM存儲范圍為0400H~07FFH當A15、A14、A13、A12、A11=11111時，1KB

RAM存儲范圍為FC00H~FFFFH由于A11~A15共5條地址線未參加譯碼,每個存儲單元的地址重碼25=32個A15

A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0XXXXX10000000000XXXXX11111111111第49頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選——部分譯碼法例:由Z80CPU與1KB

ROM、1KB

RAM構成的計算機系統(tǒng)方框圖如下，用部分譯碼法，求出ROM、RAM在內存儲器系統(tǒng)中的地址范圍。問:若選擇A11作譯碼輸入1KB

ROM芯片存儲范圍圖

范圍為0000H~03FFH1KB

RAM芯片存儲范圍圖

范圍為0800H~0BFFHA15

A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0XXXX1X0000000000XXXX1X1111111111A15

A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0XXXX0X0000000000XXXX0X1111111111第50頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選——部分譯碼法優(yōu)點僅用存儲系統(tǒng)所需的最少片選地址線最小的譯碼器電路缺點若合理選用片選地址線，存儲芯片地址范圍連續(xù)若錯誤選用片選地址線，存儲芯片地址范圍不連續(xù)僅用部分片選地址線，存儲單元有重復地址不能擴展內存儲器第51頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選——全譯碼法用全部的高位地址進行譯碼產生片選信號。

8KB(2)CS

8KB(1)CS

8KB(4)CS譯碼器A0~A12A13~A19Y0Y1Y3…...第52頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選——全譯碼法全譯碼法構成的8K×8bit存儲器的連接圖第53頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選——全譯碼法芯片A19～A13A12～A11A10～A0地址范圍（空間）1#0000000000000…000000H～007FFH1111…12#0000000010000…000800H～00FFFH1111…13#0000000100000…001000H～017FFH1111…14#0000000110000…001800H～01FFFH1111…1第54頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選——全譯碼法全譯碼方式下，系統(tǒng)的每一條地址線都應該參與譯碼。設該擴展存儲器占用0C0000H開始的一段連續(xù)地址空間，則可用下表表示系統(tǒng)地址信號與各芯片所占地址空間的關系：從該表中可以看出：低位地址線A12~A0應直接接在存儲芯片上，尋址片內8K單元；次高位地址線A14~A13譯碼后產生片選信號區(qū)分4個存儲芯片；最高位地址線A19~A15及控制信號M/(/IO)可用作片選信號有效的使能控制。芯片A19~A15

A14A13A12~A0地址空間（順序方式）①11000000000000000000～1111111111111C0000H～C1FFFH②1100001C2000H～C3FFFH③1100010C4000H～C5FFFH④1100011C6000H～C7FFFH第55頁，共109頁，2023年，2月20日，星期四符合要求的全譯碼電路1D0~D7A0~A12④8K*8D0~7③8K*8D0~7②8K*8D0~7CS1

①8K*8D0~7用門電路完成片選譯碼電路結構看起來比較復雜。R/WM//IOA19A18A17A16A15A14A13第56頁，共109頁，2023年，2月20日，星期四符合要求的全譯碼電路2用譯碼器代替門電路完成片選譯碼，電路工作穩(wěn)定，結構簡練。M//IOA19A18A17A16A15A14A132－4譯碼器CSR/WD0~D7A0~A12④8K*8D0~7③8K*8D0~7②8K*8D0~7CS1

①8K*8D0~7第57頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.1存儲器的擴展技術2.存儲器芯片的地址分配和片選——全譯碼法全譯碼法中的譯碼芯片定義：有N條輸入線，則有2N條輸出線，且輸出線中僅1線為H(L)其余為L(H)。類型：1–2譯碼器，74LS04（反相器）2–4譯碼器，74LS1393–8譯碼器，74LS1384–16譯碼器，74LS154第58頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.2主存儲器的接口技術1.CPU與SRAM、ROM的連接在微型計算機系統(tǒng)中，CPU對存儲器進行讀/寫操作，首先要由地址總線給出地址信號，選擇要進行讀/寫操作的存儲單元，然后通過控制總線發(fā)出相應的讀/寫控制信號，最后才能在數據總線上進行數據交換。所以，存儲器芯片與CPU之間的連接實質上就是存儲器與系統(tǒng)總線的連接，包括：地址總線的連接數據總線的連接控制總線的連接第59頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.2主存儲器的接口技術1.CPU與SRAM、ROM的連接在連接中需要考慮的問題如下：總線的負載能力。在設計CPU芯片時，一般考慮其輸出線的直流負載能力為帶一個TTL負載。CPU的時序和存儲器的存取速度之間的配合問題。存儲器的地址分配和片選問題。控制信號的連接。第60頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.2主存儲器的接口技術2.CPU與DRAM的連接DRAM與CPU的連接較復雜，要增加多路轉換器和刷新控制部分DRAM芯片的地址是分行、分列、分時輸入的DRAM有刷新要求刷新時鐘刷新控制多路控制行/列多路器刷新多路器刷新計數器CPUDBRA7～RA0A15～A8A7～A0MA7～MA0A7….A0DRAM芯片（組）A15～A0典型的DRAM與CPU連接電路第61頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.3PC系列微機的主存儲器組織1.8位存儲器接口如果數據總線為8位，而主存按字節(jié)編址，則匹配關系比較簡單。對于8位（或準16位）微處理器，典型的時序安排是占用4個CPU時鐘周期，稱為T1～T4，構成一個總線周期，一個總線周期中讀/寫一個8位數據。8位微處理器8088提供讀選通、寫選通和IO等控制信號去控制存儲器系統(tǒng)的讀/寫操作。第62頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.3PC系列微機的主存儲器組織2.16位存儲器接口對于16位的微處理器8086（或80286），數據總線的寬度為16位，因此在一個總線周期內可讀/寫兩個字節(jié)，即先送出偶地址，然后同時讀/寫這個偶地址單元和隨后的奇地址單元的內容，用低8位數據總線傳送偶地址單元的數據，用高8位數據總線傳送奇地址單元的數據，這樣讀/寫的字（16位）被稱為規(guī)則字。如果讀/寫的是非規(guī)則字，即從奇地址單元開始的字，這時需要安排兩個總線周期才能實現(xiàn)。第63頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.3PC系列微機的主存儲器組織2.16位存儲器接口8086的存儲器組織A0特征00規(guī)則字傳送10在數據總線的低8位進行字節(jié)傳送01在數據總線的高8位進行字節(jié)傳送11不用第64頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.3PC系列微機的主存儲器組織2.16位存儲器接口（c）規(guī)則字傳送A19～A1D7～D0D15～D8=0A0=0XX+1X+1A19～A1D7～D0D15～D8=1A0=0（a）偶地址字節(jié)傳送XXA0=1A19～A1=0（b）奇地址字節(jié)傳送D15～D8D7～D0X+1第65頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.3PC系列微機的主存儲器組織2.16位存儲器接口X+3X+2（d）奇地址字（低字節(jié)）傳送A0=1A19～A1D15～D8D7～D0=0XX+1X+3X+2（e）奇地址字（高字節(jié)）傳送A0=0A19～A1D15～D8D7～D0=1XX+1第66頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.3PC系列微機的主存儲器組織3.32位存儲器接口32位微處理器的存儲器系統(tǒng)由4個存儲體組成，存儲體選擇通過選擇信號實現(xiàn)。如果要傳送一個32位數，那么4個存儲體都被選中；若要傳送一個16位數，則有2個存儲體被選中；若傳送的是8位數，則只有一個存儲體被選中。32位微處理器的存儲器組織32位微處理器的寫選通信號第67頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.3PC系列微機的主存儲器組織4.64位存儲器接口64位微處理器的存儲系統(tǒng)由8個存儲體組成，存儲體選擇通過選擇信號實現(xiàn)。如果要傳送一個64位數，那么8個存儲體都被選中；如果要傳送一個32位數，那么有4個存儲體被選中；若要傳送一個16位數，則有2個存儲體被選中；若傳送的是8位數，則只有一個存儲體被選中。第68頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.4DRAM內存條簡介在PC中通常是把若干個DRAM芯片焊接在一定規(guī)格的印制電路板（PCB）上，組成一個插件模塊，PC主板上有相應的插座，便于擴充存儲容量和更換模塊，這種插件模塊稱為內存條。根據內存條上的引腳多少，可以把內存條分為30線、72線、168線等幾種。30線與72線的內存條又稱為單列存儲器模塊SIMM(SingleinLineMemoryModule)，一種兩側都提供相同信號的內存結構，這樣的內存要成對安裝才能使用。168線的內存條又稱為雙列存儲器模塊DIMM(DoubleinLineMemoryModule)。第69頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.3微機系統(tǒng)中的主存儲器組織5.3.4DRAM內存條簡介根據內存條上使用的存儲芯片的不同，內存條可分為：EDO（ExtenedDataOutput）RAM——擴充數據輸出隨機存儲器。SDRAM（SynchronousDynamicRandomAccessMemory）——同步動態(tài)隨機存儲器。DDR（DoubleDataRate）SDRAM——雙倍數據傳輸的SDRAM。DDR2（DoubleDataRate2）SDRAM。DDR3（DoubleDataRate3）SDRAM。第70頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.1存儲器概述5.2半導體存儲器的基本知識5.3微機系統(tǒng)中的主存儲器組織5.4高速緩沖存儲器5.5輔助存儲器第71頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.4高速緩沖存儲器5.4.1Cache的工作原理Cache是為了把由DRAM組成的大容量內存儲器都看作是高速存儲器而設置的小容量局部存儲器,一般由高速SRAM構成。Cache的有效性是利用了程序對存儲器的訪問在時間上和空間上所具有的局部區(qū)域性。緩存CPU主存容量小速度高容量大速度低解決了速度與成本的矛盾第72頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.4高速緩沖存儲器5.4.1Cache的工作原理第73頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.4高速緩沖存儲器5.4.1Cache的工作原理主存和緩存按塊存儲塊的大小相同B

為塊長~~~~……主存塊號主存儲器012m－1字塊0字塊1字塊M－1主存塊號塊內地址m位b位n位M塊B個字緩存塊號塊內地址c位b位C塊B個字~~~~……字塊0字塊1字塊C－1012c－1標記Cache緩存塊號第74頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.4高速緩沖存儲器5.4.1Cache的工作原理訪問的數據在Cache中的次數(即命中的次數)與總的訪問次數之比稱為命中率。影響命中率的因素：Cache的容量Cache塊的劃分Cache塊與主存塊之間的映射關系一般Cache與內存的空間比為4：1000命中率＝第75頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.4高速緩沖存儲器5.4.2主存與Cache的地址映射方式為了把主存塊放到Cache中，必須應用某種方法把主存地址定位到Cache中，這一過程稱為地址映射。從原理上，可以把映像關系分為三種方式：直接映射方式全相聯(lián)映射方式組相聯(lián)映射方式第76頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.4高速緩沖存儲器5.4.2主存與Cache的地址映射方式——直接映射Cache中全部單元被劃分成大小固定的頁；內存則被劃分成段,段再被劃分成與Cache大小相同的頁。Cache中的各頁只接收內存中相同頁號的內容,地址索引機構中存放的標記地址是內存的段號。尋址操作時只需比較段號，無需比較頁號,大大減少了地址比較次數。Cache的塊號j與主存的塊號i的對應關系為： j=i

mod

N (N為Cache的塊數)優(yōu)點：簡單、成本低、易實現(xiàn)、地址變換速度快、不涉及替換算法缺點：不夠靈活、Cache的塊沖突概率高、空間利用率低第77頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.4高速緩沖存儲器5.4.2主存與Cache的地址映射方式——直接映射字塊2m-1字塊c字塊2N+1-1字塊2N

+1字塊字塊2N-1字塊1字塊0………主存儲體字塊1標記字標記字塊2N-1標記Cache存儲體t位012c-1…字塊字塊地址主存字塊標記t

位N

位b

位主存地址比較器（t位）=≠不命中有效位=1？*m位Cache內地址否是命中每個主存塊i只能和一個緩存塊對應；每個緩存塊j可以和若干個主存塊對應j=i

mod

N字塊2N+1字塊2N字塊0字塊0第78頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.4高速緩沖存儲器5.4.2主存與Cache的地址映射方式——全相聯(lián)映射Cache和內存均分為若干個字節(jié)數相同的頁。內存中的任一頁都可被調入Cache的任一頁中，所調入頁的頁號需全部存入地址索引機構中。尋址時,需將尋址地址同索引機構中的全部標記地址(頁號)進行比較。這是一個理想方案，但實際很少使用，或只適用于小容量Cache，原因是：標記位數增加比較多，使Cache標記容量加大訪問Cache時需要和Cache的全部標記進行比較才能確定是否命中優(yōu)點：靈活、Cache的塊沖突概率小、空間利用率高、缺點：地址變換速度慢、成本高、實現(xiàn)困難第79頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.4高速緩沖存儲器5.4.2主存與Cache的地址映射方式——全相聯(lián)映射主存中的任一塊可以映射到緩存中的任一塊字塊2m－1字塊2N－1字塊1字塊0……字塊2N－1字塊1字塊0…標記標記標記主存字塊標記

字塊內地址主存地址m=t+N

位b位m

=

t+NCache存儲器主存儲器字塊0第80頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.4高速緩沖存儲器5.4.2主存與Cache的地址映射方式——組相聯(lián)映射主存根據Cache大小被分為若干區(qū)，再將主存空間和Cache空間的每個區(qū)分成若干組，組內分成塊。各組為直接映射，組內為全相聯(lián)映射。這種方式是前兩種方式的折中第81頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.4高速緩沖存儲器5.4.2主存與Cache的地址映射方式——組相聯(lián)映射

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

0

1

2

3

4

5

6

7第0組第1組第2組第3組第0組第1組第2組第3組第0組第1組第2組第3組Cache主存第0區(qū)第1區(qū)組間——直接映射組內——全相聯(lián)映射第82頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.4高速緩沖存儲器5.4.3替換策略當Cache不命中時，必須用一個適當的方法在Cache中選擇一個即將被置換的舊塊，然后用新塊置換舊塊，這稱為替換策略或替換算法。對于直接映射方式來說，可以作為被置換的舊塊只有唯一的一個。全相聯(lián)映射和組相聯(lián)映射方式則存在多中選一的問題，常用的替換策略有以下3種：先進先出(FIFO)策略使用次數最少(LFU)策略近期最少使用(LRU)策略第83頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.4高速緩沖存儲器5.4.3替換策略先進先出(FIFO)策略把最先調入Cache的字塊替換出去。優(yōu)點：實現(xiàn)容易，開銷小。缺點：效果不佳。使用次數最少(LFU)策略將迄今為止使用次數最少的字塊作為被替換的舊塊。需要統(tǒng)計每一塊被使用的次數，需要較多的硬件資源，效果比FIFO好。近期最少使用(LRU)策略把一組中近期最少使用的字塊替換出去，此策略需隨時記錄Cache中各字塊的使用情況。其平均命中率比FIFO和LFU高，第84頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.4高速緩沖存儲器5.4.4Cache的更新策略第85頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.4高速緩沖存儲器5.4.4Cache的更新策略

訪問Cache取出信息送CPU

訪問主存取出信息送CPU將新的主存塊調入Cache中執(zhí)行替換算法騰出空位

結束命中？Cache滿？CPU發(fā)出訪問地址

開始是否是否第86頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.4高速緩沖存儲器5.4.4Cache的更新策略在具有Cache的系統(tǒng)中，同一個數據有兩個拷貝，一個在主存，一個在Cache中。因此，當對Cache進行了寫操作時，就會出現(xiàn)如何使Cache與主存內容保持一致的問題。針對這一情況，通常有如下幾種解決方法:寫直達法(WriteThrough)寫回法(WriteBack)寫一次法(WriteOnce)

第87頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.4高速緩沖存儲器5.4.4Cache的更新策略1.寫直達法(WriteThrough)每次寫入Cache時，同時也寫入主存，使主存與Cache相關頁內容始終保持一致。優(yōu)點：簡單，能保持主存與Cache副本的一致性，Cache中任意頁的內容都可被隨時置換，決不會造成數據丟失的錯誤；缺點：每次寫Cache都要進行慢速的訪主存操作，影響工作速度。第88頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.4高速緩沖存儲器5.4.4Cache的更新策略2.寫回法(WriteBack)每次只是暫時將數據寫入Cache，并用標志將該頁加以注明。當Cache中任一頁數據被置換時，只要在它存在期間發(fā)生過對它的寫操作,那么在該頁被覆蓋之前必須將其內容寫回到對應主存位置中去；如果該頁內容沒有被改寫,則其內容可以直接淘汰，不需回寫。這種方法的速度比寫直達法快,但結構要復雜的多,而且主存中的頁未經隨時修改，可能失效。第89頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.4高速緩沖存儲器5.4.4Cache的更新策略3.寫一次法(WriteOnce)是一種基于寫回法又結合了寫直達法的寫策略，即寫命中和寫未命中的處理與寫回法基本相同，只是第一次寫命中時要同時寫入主存。此法主要用于多級Cache和對稱多處理器系統(tǒng)中(多個Cache的內容需要保持一致)。在第一次片內Cache寫命中時，CPU要在總線上啟動一個存儲器寫周期。其他Cache監(jiān)聽到此主存塊地址及寫信號后，即可把它們各自保存的該塊拷貝及時作廢。爾后若有對此塊的再次或多次寫命中，則按寫回法處理，無需再送出信號了。這樣雖然第一次寫命中時花費了一個存儲周期，但對維護系統(tǒng)全部Cache的一致性有利。第90頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.1存儲器概述5.2半導體存儲器的基本知識5.3微機系統(tǒng)中的主存儲器組織5.4高速緩沖存儲器5.5輔助存儲器第91頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.5輔助存儲器輔助存儲器也稱為外部存儲器，它是主存的后備和補充，用來存放當前不需立即使用的信息，一旦需要，再與主存成批交換數據。輔助存儲器的特點：容量大、存儲速度較慢、每位價格低目前常用的輔助存儲器主要有：磁介質存儲器（如硬磁盤、磁帶等）光盤存儲器半導體大容量存儲器（如U盤、固態(tài)盤等）第92頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.5輔助存儲器磁介質存儲器原理寫入——在磁頭線圈中加入磁化電流（寫電流），并使磁層移動，在磁層上形成連續(xù)的小段磁化區(qū)域（位單元）。局部磁化單元載磁體寫線圈SNI局部磁化單元寫線圈SN鐵芯磁通磁層寫入“0”寫入“1”I第93頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.5輔助存儲器磁介質存儲器原理讀出——磁頭線圈中不加電流，磁層移動。當位單元的轉變區(qū)經過磁頭下方時，在線圈兩端產生感應電勢。N讀線圈S讀線圈SN鐵芯磁通磁層運動方向運動方向ssttffee讀出“0”讀出“1”第94頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.5輔助存儲器5.5.1硬盤存儲器1.硬盤的基本結構與分類——硬盤的基礎結構硬盤控制器(HDC)對硬盤進行管理，并在主機和硬盤之間傳送數據。硬盤控制器以適配卡的形式插在主板上或者直接集成在主板上，然后通過電纜與硬盤驅動器相連。硬盤驅動器(HDD)中有盤片、磁頭、主軸電動機、磁頭定位機構、讀寫電路和控制邏輯等。磁盤控制器磁盤驅動器盤片主機第95頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.5輔助存儲器5.5.1硬盤存儲器1.硬盤的基本結構與分類——硬盤的分類根據磁頭與盤片是否是一個密封的整體，硬盤存儲器可分為：溫徹斯特盤——根據溫徹斯特技術設計制造的，主要特點是磁頭、盤片、磁頭定位機構、主軸，甚至連讀/寫驅動電路等都密封在一個盤盒內，構成一個磁盤組合體。這個組合體系不可隨意拆卸，防塵性能好、可靠性高、對使用環(huán)境要求不高。非溫徹斯特盤——磁頭和盤片等不是密封的，因此要求有超凈的使用環(huán)境，只能用于中型、大型計算機機房中。第96頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.5輔助存儲器5.5.1硬盤存儲器1.硬盤的基本結構與分類——硬盤的分類根據磁頭是否可移動，硬盤存儲器可分為：固定頭硬盤——每個磁道對應一個磁頭。工作時，磁頭無徑向移動，因此，省去了碰頭尋道時間。固定頭硬盤機的特點是存取速度快，磁頭處于加載工作狀態(tài)即可開始讀寫，但由于碰頭太多，使磁盤的道密度不可能很高，而整個磁盤機的造價卻比較高?；顒宇^硬盤——每個盤面上只有一個讀/寫頭，安裝在讀寫臂上，當需要在不同磁道上讀寫時，要驅動讀寫臂沿盤面做徑向移動。由于增加了尋道時間，所以其存取時間比固定頭硬盤機要長。第97頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5.5輔助存儲器5.5.1硬盤存儲器1.硬盤的基本結構與分類——硬盤的分類磁道固定磁頭移動磁頭移動磁頭多盤片磁盤第98頁，共109頁，2023年，2月20日，星期四第5章微機的存儲系統(tǒng)

5