eda 時序規(guī)律電路試驗報告_第1頁
eda 時序規(guī)律電路試驗報告_第2頁
eda 時序規(guī)律電路試驗報告_第3頁
eda 時序規(guī)律電路試驗報告_第4頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

本文格式為Word版，下載可任意編輯——eda時序規(guī)律電路試驗報告

實

驗

報

告

姓名：吳克亮學(xué)號：班級：電氣一班1053305016

一、試驗名稱：組合規(guī)律電路設(shè)計

二、試驗?zāi)康模?/p>

1、把握用VHDL語言和EPLD進行組合規(guī)律電路的設(shè)計方

法。

2、加深對EPLD設(shè)計全過程的理解。

三、試驗要求

學(xué)習(xí)常用組合規(guī)律的可綜合代碼的編寫,

學(xué)習(xí)VHDL語言的編程思想與調(diào)試方法，

學(xué)習(xí)通過定制LPM元件實現(xiàn)規(guī)律設(shè)計，

通過波形仿真設(shè)計的正確與否。

四、試驗設(shè)備：

MAX+plus2

五、試驗步驟：

1、采用文本編輯器輸入VHDL語言源程序，建立工程。

2、編譯。

3、仿真。

4、對芯片進行編程。

5、根據(jù)管腳分派狀況連線。

試驗程序：

LIDRARTIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

USEIEEE.STD_LOGIC_ARITH.ALL;

USEIEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITYPAN4_5IS

PORT(D:INSTD_LOGIC_VECTOR(3DOWNTO0);

y:OUTSTD_LOGIC);

ENDPAN4_5;

ARCHITECTUREDEHAOFPAN4_5IS

SIGNALDATAIN:INTEGER;

BEGIN

DATA=CONV_INTEGER(D);

PROCESS

BEGIN

IF(DATAIN=5)THEN

Y='1';

ELSE

Y='0';

ENDPROCESS;

ENDDEHA;

編譯結(jié)果

編譯通過后進行波形仿真

試驗心得體會

做完EDA試驗，我感到受益匪淺。這不僅使我了解了EDA的試驗系統(tǒng)，學(xué)習(xí)了MAX+PLUSⅡ軟件的使用，把握了基本的電路設(shè)計流程、方法以及技巧，更加強了我對EDA設(shè)計的興趣。

在試驗的過程中，老師又結(jié)合實際詳細(xì)的教了我們VHDL語言的基本指令及編程方法，教我們熟悉

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論