基于超深亞微米工藝的E

本文格式為Word版，下載可任意編輯——基于超深亞微米工藝的E基于超深亞微米工藝的E-fuse存儲(chǔ)電路的設(shè)計(jì)與研究中文摘要

基于超深亞微米工藝的E-fuse存儲(chǔ)電路的設(shè)計(jì)與研究

中文摘要

E-fuse廣泛地應(yīng)用于超大規(guī)模芯片的設(shè)計(jì)中，在芯片中實(shí)現(xiàn)冗余的功能。本文在HUALI55nm標(biāo)準(zhǔn)CMOS工藝上設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)4K并入并出512*8的E-fuse存儲(chǔ)電路，八位輸出，通過(guò)一對(duì)放大器模塊在控制信號(hào)控制其工作與否狀況下，分時(shí)輸出子6位數(shù)據(jù)信號(hào)。放大器模塊采用的是交織耦合的電路結(jié)構(gòu)，并設(shè)計(jì)4個(gè)不同的參考電阻，根據(jù)trim過(guò)程選擇適合的電阻，很好地預(yù)防了實(shí)際狀況下電阻受工藝波動(dòng)的影響而產(chǎn)生的偏差。同時(shí)設(shè)計(jì)了配套的延遲電路、字線驅(qū)動(dòng)電路等模塊。

本文實(shí)現(xiàn)的E-fuse陣列在考慮面積、功耗、速度等因素的基礎(chǔ)上進(jìn)行了優(yōu)化，在設(shè)計(jì)過(guò)程中基于傳統(tǒng)的E-fuse單元電路提出了一種新型的單元電路，并在速度、面積、功耗、可靠性等方面進(jìn)行了對(duì)比探討。電路允許的使用環(huán)境波動(dòng)范圍廣，其中電壓為1.0V-1.4V和2.8V-3.6V，溫度由-40℃-125℃，在TT,FF,SS,FS,SF下全部驗(yàn)證通過(guò)，功耗最大為11.5mW，讀操作的電流小于1.1mA，保證電路的正確讀操作，編程電流都在16mA以上，在理論上說(shuō)明熔絲能夠順利熔斷。

本文基于HUALI55nm標(biāo)準(zhǔn)的CMOS工藝進(jìn)行整體電路的仿真和對(duì)幅員的設(shè)計(jì)，其編程電流典型值為19.5mA，數(shù)據(jù)輸出時(shí)間延遲為2nS內(nèi)，翻轉(zhuǎn)速度小于1.5nS，整體面積為407.652um*451.8um=0.184mm2，文章的最終給出了部分流片的數(shù)據(jù)。

第一章緒論基于超深亞微米工藝的E-fuse存儲(chǔ)電路的設(shè)計(jì)與研究

也由于其低功耗、高速度、工藝兼容性好等特點(diǎn)，被廣泛的應(yīng)用于移動(dòng)設(shè)備、計(jì)算機(jī)CPU等[2]，但由于芯片設(shè)計(jì)工藝越來(lái)越繁雜，勢(shì)必為芯片帶來(lái)更多的缺陷，使芯片成品率降低，平均有40%的SOC芯片因失效被扔掉[3]。所以，為了提高芯片的成品率，冗余技術(shù)也在不斷的發(fā)展，其中五個(gè)備用單元就能把成品率從1%提高到67%[4]。

E-fuse技術(shù)已經(jīng)廣泛的用于冗余電路來(lái)改善芯片失效的問(wèn)題，特別用于存儲(chǔ)設(shè)備的冗余技術(shù)中。一般來(lái)說(shuō)，集成電路中的冗余部分被熔絲連接，當(dāng)電路中被檢測(cè)出缺陷，則熔絲就可以代替有缺陷的那部分電路進(jìn)行工作[5]，實(shí)現(xiàn)冗余作用。E-fuse技術(shù)的原理就是在設(shè)計(jì)之初為每一個(gè)芯片增加大量的微型電熔絲，他們可以和特定的隨機(jī)軟件結(jié)合，并且可以使芯片分派自身內(nèi)部電路以應(yīng)對(duì)不同的計(jì)算任務(wù)，或者是增加芯片的運(yùn)算頻率。在芯片中增加這些熔絲無(wú)需增加成本，就可以控制各個(gè)電路的速度，從而可以管理電路的性能和功耗[6]。E-fuse還可以在不影響其他部分正常運(yùn)行的狀況下完全切斷芯片某些緩存或者功能模塊，這個(gè)特點(diǎn)使瑕疵芯片的利用率得到了提高，或者是關(guān)閉芯片的某些功能模塊實(shí)現(xiàn)功耗降低的作用。所以E-fuse的這一系列的功能都有助于芯片修復(fù)，換句話說(shuō)即E-fuse可以圍繞芯片的某些缺陷做善后工作。

1.3國(guó)內(nèi)外發(fā)展?fàn)顩r

E-fuse技術(shù)最早是由IBM公司提出的，此技術(shù)的提出實(shí)現(xiàn)了失效的芯片或是有缺陷的芯片自我修復(fù)和再利用[7]。自此后概念在2000年左右提出之后，越來(lái)越多的研究機(jī)構(gòu)和企業(yè)公司投入到了E-fuse技術(shù)的研究工作中。作出主要貢獻(xiàn)的有IBM，ATI，TOSHIBA，SONY，SemicoResearch和德州儀器等。在國(guó)內(nèi)對(duì)E-fuse技術(shù)發(fā)展的公司主要有中芯國(guó)際、華宏、宏力、NEC以及華潤(rùn)上華等。工藝尺寸在0.13um、90nm、65nm相對(duì)成熟。在E-fuse技術(shù)發(fā)展中使用硅化物多晶硅已有一個(gè)很長(zhǎng)的歷史[8]，發(fā)展可以分為以下幾個(gè)階段：在設(shè)計(jì)初期使用金屬熔絲實(shí)現(xiàn)，但金屬產(chǎn)生了更大的附帶損壞，于是衍生出了多晶硅化物熔絲。第一代多晶硅化物是采用摻鎢硅化物（WSix）實(shí)現(xiàn)，特別是使用在DRAM修復(fù)電路中[9]。其次代多晶硅硅化物采

2

基于超深亞微米工藝的E-fuse存儲(chǔ)電路的設(shè)計(jì)與研究第一章緒論

用鈷硅化物（CoSi2）實(shí)現(xiàn)，工藝尺寸為0.18um，編程電流要求12mA，編程電壓要求5V。工藝尺寸為0.13um時(shí)，編程電流10mA，編程電壓為3.5V[10]。當(dāng)工藝尺寸進(jìn)一步縮小至90nm，可以在BIST（builtinselftest，自建內(nèi)測(cè)試）電路中使用，IBM公司的90nmE-fuse技術(shù)已經(jīng)用在了游戲控制芯片[11]和POWER5微處理器[12]等芯片中。工藝尺寸進(jìn)入65nm時(shí)，工藝上使用了鎳硅化物（NixSiy）做E-fuse的熔絲，鎳硅化物需要編程電壓相對(duì)較低，要求編程電壓僅為1.5V，編程電流為7mA，OTPROM（OneTimeProgrammableReadOnlyMemory）電路在采用鎳硅化物E-fuse電路后也提高了電路的集成度[13]。目前E-fuse技術(shù)在不斷地被研究，目標(biāo)是達(dá)到面積占用比例更小，編程電流要求更小，編譯電壓更小的目標(biāo)，并能夠應(yīng)用到更廣的芯片中。

1.4課題的主要工作和章節(jié)安排

本課題主要是基于HUALI55nmCMOS工藝技術(shù)的基礎(chǔ)上，設(shè)計(jì)一款512*8位的并入并出的E-fuse電路。

本論文是在閱讀了國(guó)內(nèi)外的大量的文獻(xiàn)后進(jìn)行的，分析了E-fuse的傳統(tǒng)單元電路的結(jié)構(gòu)，同時(shí)給出了國(guó)內(nèi)文獻(xiàn)上少見(jiàn)的新型E-fuse單元電路的結(jié)構(gòu)，以及在此兩種單元基礎(chǔ)上搭建的E-fuse電路的陣列，通過(guò)兩者的性能比較，采用了E-fuse傳統(tǒng)的單元電路結(jié)構(gòu)，整個(gè)設(shè)計(jì)亦包括周邊電路如控制電路、譯碼器電路、放大器電路等。經(jīng)過(guò)分析和比較后確定各周邊電路模塊的具體結(jié)構(gòu)，并對(duì)每個(gè)模塊進(jìn)行模擬仿真驗(yàn)證，確定出最終最正確的設(shè)計(jì)電路。

本文設(shè)計(jì)的電路為八位輸出，是通過(guò)一對(duì)放大器模塊在控制信號(hào)控制其工作與否狀況下，分時(shí)輸出的子16位數(shù)據(jù)信號(hào)，所以在譯碼器端設(shè)計(jì)256個(gè)信號(hào)即可；放大器采用的交織耦合的電路結(jié)構(gòu)，并設(shè)計(jì)4個(gè)不同的參考電阻，根據(jù)trim過(guò)程選擇適合的電阻，很好的預(yù)防了實(shí)際狀況下電阻受工藝的影響而產(chǎn)生的偏差。

此電路設(shè)計(jì)是基于55nm工藝，和以往的工藝技術(shù)相比之下有著一定的先進(jìn)性，工藝尺寸的減小，在一定程度上減小了芯片的面積，提高了芯片的工作速度，降低了芯片的功耗，減弱了芯片的成本。因此，采用的55nm工藝在性價(jià)比上有了突破性的提高,也是本文的一個(gè)創(chuàng)新點(diǎn)。同時(shí)本文也同時(shí)提出了新型的E-fuse單元電路，

3

第一章緒論基于超深亞微米工藝的E-fuse存儲(chǔ)電路的設(shè)計(jì)與研究

并對(duì)其進(jìn)行了原理介紹和分析探討。

本論文分為五章內(nèi)容，每一章內(nèi)容為：

第一章緒論，主要介紹了E-fuse的研究意義和背景，目前國(guó)內(nèi)外的發(fā)展?fàn)顩r，并簡(jiǎn)單介紹了此研究課題的主要工作，最終對(duì)章節(jié)的安排做了詳細(xì)的劃分。

其次章介紹了E-fuse存儲(chǔ)電路的工作原理及其相關(guān)參數(shù)，對(duì)E-fuse電路的工作機(jī)制作了詳細(xì)的介紹。

第三章針對(duì)本文的設(shè)計(jì)電路展開(kāi)介紹，包括E-fuse周邊電路的介紹，并對(duì)其單元電路的進(jìn)一步研究，設(shè)計(jì)了面積更優(yōu)化的單元電路，介紹了此電路的工作原理，并和傳統(tǒng)單元電路進(jìn)行了性能比較，最終綜合速度、面積和可靠性方面的因素，采用了傳統(tǒng)單元電路。同時(shí)本章也對(duì)放大器也進(jìn)行了探討，本文涉及的放大器電路采用的是交織耦合式放大器。

第四章介紹了所設(shè)計(jì)電路的仿真結(jié)果和流片數(shù)據(jù)，對(duì)電路的性能進(jìn)行了數(shù)據(jù)闡述。

第五章基于本研究方向，對(duì)其進(jìn)行總結(jié)并對(duì)以后的發(fā)展和努力方向進(jìn)行了展望。

4

基于超深亞微米工藝的E-fuse存儲(chǔ)電路設(shè)計(jì)與研究其次章eFuse結(jié)構(gòu)原理

其次章eFuse結(jié)構(gòu)原理

2.1多晶硅熔絲基本結(jié)構(gòu)

早期的研究中，電遷移理論在微電子器件中金屬連線部分產(chǎn)生的效應(yīng)被視為金屬線失效，并且研究說(shuō)明硅化物連線失效率比金屬線表現(xiàn)的更為突出[14]。隨著CMOS工藝尺寸的等比例縮小，在硅化物連接中，這種電遷移失效更加明顯[15]。在研究緩和這種失效的方法時(shí)，E-fuse將這種效應(yīng)有了正面的應(yīng)用，即將電遷移理論運(yùn)用在E-fuse電路中實(shí)現(xiàn)電路的存儲(chǔ)功能。

圖2.1為典型的E-fuse器件結(jié)構(gòu)頂視圖和截面圖，頂視圖中較小的一端為E-fuse的陽(yáng)極，另一端為E-fuse的陰極，中間相連部分為fuse熔絲。其中l(wèi)表示fuse的長(zhǎng)度尺寸，即工藝為55nm時(shí)，l=55nm，Wlink為熔絲的寬度。在圖2.1中的截面圖中為典型的E-fuse工藝示意圖，最上層為氮化物，起到保護(hù)作用；其次層為硅化物，主要是硅化物的合金，可以減小熔絲的電阻值；第三層為多晶硅層，其中Wlink和頂視圖中的Wlink相對(duì)應(yīng)，電阻值比其次層的硅化物合金大的多；最下面為氧化硅絕緣層；傳統(tǒng)意義上，熔絲部分指的為其次層和第三層。

圖2.1E-fuse期間結(jié)構(gòu)圖

E-fuse最基礎(chǔ)的編程原理是利用電遷移的理論。當(dāng)陽(yáng)極接編程電壓，陰極接地，即使得兩極存在壓差，兩極電勢(shì)亦不同，并且有一個(gè)穩(wěn)定的較大的電流流經(jīng)熔絲，

5

其次章eFuse結(jié)構(gòu)原理基于超深亞微米工藝的E-fuse存儲(chǔ)電路的設(shè)計(jì)與研究

由于硅化物合金和多晶硅的電阻率相差很大，所以電流主要集中在多晶硅合金層中，從而在器件中的該層中首先發(fā)生了電遷移，導(dǎo)致大量的原子運(yùn)動(dòng)。由于陽(yáng)極接編程電壓，陰極接地，器件中的電子將會(huì)向陽(yáng)極移動(dòng)，和靜電力的共同作用下，產(chǎn)生一個(gè)向陽(yáng)極運(yùn)動(dòng)的電子風(fēng)暴力[16]，并推動(dòng)原子運(yùn)動(dòng)。處于多晶硅層上層的硅化物層中的原子被驅(qū)使，形成空洞，造成熔絲表現(xiàn)為一個(gè)高電阻的現(xiàn)象，可以看作為斷路，并且是永久性的。所以E-fuse電路就是運(yùn)用編程前后電阻大小的差異來(lái)存儲(chǔ)電路值。本設(shè)計(jì)使用的fuse在編程前電阻約為300Ω，熔斷后電阻約為2000Ω。圖2.2為E-fuse在透射電子顯微鏡下浮現(xiàn)的編程后和編程前的對(duì)比效果圖[17]。

圖2.2編程前后E-fuse圖例

2.2多晶硅熔絲的電阻

多晶硅熔絲的電阻是熔絲的一個(gè)關(guān)鍵的性能，其電阻的好壞直接影響著fuse的正常工作。由于E-fuse電路存儲(chǔ)功能是根據(jù)編程后fuse電阻和參考電阻大小的比較，所以參考電阻大小必需設(shè)置在熔斷前和熔斷后阻值的中間值，這就需要熔斷前后阻值相差很大。本設(shè)計(jì)中fuse的W和L分別為0.08um和0.8um，其電阻的分布如圖2.3所示，最下方的菱形表示熔絲熔斷前的電阻值，中間的圓形表示在電壓2.8V條件下熔斷后的電阻，最上方的正方形表示在編程電壓3.63V條件下熔絲熔斷后的阻值。

6

基于超深亞微米工藝的E-fuse存儲(chǔ)電路設(shè)計(jì)與研究其次章eFuse結(jié)構(gòu)原理

當(dāng)fuse和NMOS結(jié)合，其電阻的特性圖又為圖2.4所示，電阻有一定的下降，也可以看出編程前后阻值相差很大。

圖2.5為fuse在不同的編程電壓下，電阻分布的一個(gè)概率圖，對(duì)電阻分布的概率進(jìn)行驗(yàn)證，對(duì)參考電阻的確定和fuse的性能驗(yàn)證都有很大的意義。

圖2.3fuse阻值

圖2.4fuse+NMOS電阻

圖2.5電阻分布圖

7

其次章eFuse結(jié)構(gòu)原理基于超深亞微米工藝的E-fuse存儲(chǔ)電路的設(shè)計(jì)與研究

2.3E-fuse單元電路

尋常，存儲(chǔ)器電路都會(huì)嵌入E-fuse電路模塊，使E-fuse電路能及時(shí)修復(fù)失效的電路。而在存儲(chǔ)器中除了采用E-fuse電路模塊，也會(huì)采用反熔絲的結(jié)構(gòu)。在工藝實(shí)現(xiàn)中，兩者都不需要附加的工藝就能完成[18][19]，當(dāng)反熔絲編程時(shí)，在多晶硅摻雜的反熔絲兩端加編程電壓，高電流密度在小的范圍內(nèi)引起很大的能量損耗，從而溶化了在多晶硅和擴(kuò)散電極之間的絕緣電介質(zhì)[20]，在這兩者中間形成了連接硅表面的一個(gè)很薄的永久性電阻，使反熔絲由初始的開(kāi)路狀態(tài)變成低電阻。相反的，E-fuse電路中需要編程的熔絲經(jīng)過(guò)較大的編程電流[21][22]，電阻成倍增長(zhǎng)，形成開(kāi)路的狀態(tài)，在未編程的熔絲部分，電阻保持較小初始值不變[23][24]。

E-fuse電路尋常也被作為一個(gè)小密度的存儲(chǔ)器使用[25]。E-fuse存儲(chǔ)單元可以分為單端和雙端E-fuse兩種[26][27]。顧名思義，單端E-fuse共享讀寫(xiě)端口，雙端E-fuse具有分開(kāi)的讀寫(xiě)端口，并且采用具有大溝道寬度的寫(xiě)NMOS來(lái)產(chǎn)生較大的編程電流，大的編程電流利于熔絲的熔斷，采用小溝道寬度的讀NMOS晶體管防止讀操作下產(chǎn)生的大電流，從而防止熔絲在讀操作時(shí)誤編程。

BLRWLfuseN1FsourceWWLN0

圖2.6傳統(tǒng)E-fuse單元電路

圖2.6所示為傳統(tǒng)的E-fuse單元電路[28]。電路由多晶硅熔絲、編程晶體管和讀操作晶體管組成。其中編程晶體管部分可以稱(chēng)為寫(xiě)數(shù)據(jù)部分，讀操作晶體管稱(chēng)作讀數(shù)據(jù)部分。多晶硅熔絲陽(yáng)極接高的編程電壓VDQ，陰極部分接編程晶體管和讀操

8

基于超深亞微米工藝的E-fuse存儲(chǔ)電路設(shè)計(jì)與研究其次章eFuse結(jié)構(gòu)原理

作晶體管的漏極，控制信號(hào)WWL和RWL分別控制兩個(gè)晶體管的通斷，即控制單元電路的編程和讀操作。由fuse到N0方向的電流編程熔絲，由N1到fuse方向的電流用來(lái)判斷fuse的阻值，從而斷定此存儲(chǔ)點(diǎn)的存儲(chǔ)值。

電路工作前，多晶硅熔絲具有一個(gè)初始值，且阻值較小，若設(shè)定E-fuse電路的存儲(chǔ)單元初始值默認(rèn)為規(guī)律1。當(dāng)編程信號(hào)Fsource接編程高電壓VDQ時(shí)，RWL接低，此時(shí)晶體管N1截止，讀數(shù)據(jù)模塊不工作，切斷熔絲和讀數(shù)據(jù)電路的連接，此時(shí)WWL信號(hào)接高電壓，晶體管N0導(dǎo)通，編程通路工作。熔絲經(jīng)過(guò)較大的電流后被熔斷，熔斷的熔絲浮現(xiàn)為一個(gè)較大的電阻，相當(dāng)于開(kāi)路，存儲(chǔ)節(jié)點(diǎn)和低電壓直接連接，所以將規(guī)律0值寫(xiě)入了此存儲(chǔ)單元。

當(dāng)傳統(tǒng)E-fuse單元電路工作為讀操作狀態(tài)時(shí)，編程電壓信號(hào)Fsource和信號(hào)WWL接地，此時(shí)電路不通，存儲(chǔ)單元的值不會(huì)受這兩個(gè)電壓影響，保持編程時(shí)的數(shù)值。信號(hào)RWL接高電平，晶體管N1導(dǎo)通，單元存儲(chǔ)值通過(guò)N1送至位線BL上，通過(guò)外部電路放大并讀出。

由傳統(tǒng)的E-fuse單元電路引申出了一種新型的差分對(duì)E-fuse單元電路，如圖2.7所示[29][30]。差分對(duì)E-fuse單元電路的優(yōu)勢(shì)是采用的外圍電路較簡(jiǎn)單，并且不需要電壓產(chǎn)生器電路。左邊的電路（N1、N2和fuse1組成）用來(lái)存儲(chǔ)編程的數(shù)據(jù)，而相反的，右邊的電路（N3、N4和fuse2組成）存儲(chǔ)電路相反的規(guī)律值。晶體管N1和N3為編程晶體管，N2和N4為讀數(shù)據(jù)晶體管，信號(hào)Fsource為編程信號(hào)電壓端。在編程操作時(shí)加電壓VDQ產(chǎn)生編程電流。E-fuse電路左側(cè)部分通過(guò)fuse1熔絲和晶體管N1編程，右側(cè)通過(guò)fuse2熔絲和晶體管N3編程，并且在信號(hào)PD為高時(shí)，編程電路左側(cè)部分，否則編程電路的右側(cè)。當(dāng)電路左側(cè)被編程時(shí)，此電路存儲(chǔ)規(guī)律1，當(dāng)電路右側(cè)被編程時(shí)，數(shù)據(jù)存儲(chǔ)為0。

當(dāng)需要將電路存儲(chǔ)規(guī)律1時(shí)，信號(hào)PD接高電平，信號(hào)PDb接低電平，信號(hào)RWL接低電平，所以晶體管N1導(dǎo)通，N2、N3和N4都截止，此單元電路中存在了一條由晶體管N1和fuse1組成的通路。由信號(hào)Fsource接編程電壓，知在fuse1中存在一個(gè)通路電流，此時(shí)較大的編程電流將fuse1的熔絲熔斷，即fuse1被編程，fuse1被熔斷后電阻顯示為一個(gè)較大的值，相當(dāng)于開(kāi)路。相反的，由于N3截止，所以不存在電路通路，fuse2未被編程。在數(shù)據(jù)讀操作前，位線BL和BLB通過(guò)外部

9

其次章eFuse結(jié)構(gòu)原理基于超深亞微米工藝的E-fuse存儲(chǔ)電路的設(shè)計(jì)與研究

的上拉負(fù)載電路預(yù)先充到高電平VDD，讀操作開(kāi)始時(shí)，信號(hào)RWL接高電平，此時(shí)晶體管N2和N4導(dǎo)通，此時(shí)我們關(guān)心兩條通路，一條為N2和fuse1組成的，一條通路為N4和fuse2組成的，并且存儲(chǔ)節(jié)點(diǎn)直接與位線BL和BLB連接，由于fuse1被編程，相當(dāng)于開(kāi)路，所以左側(cè)節(jié)點(diǎn)存儲(chǔ)高電平，fuse2未被編程，存儲(chǔ)節(jié)點(diǎn)存儲(chǔ)的為分壓后的數(shù)值，勢(shì)必小于左側(cè)存儲(chǔ)節(jié)點(diǎn)電壓，此時(shí)兩個(gè)位線存在一個(gè)電壓差ΔVBL（=VBL-VBLB）。電壓差ΔVBL再通過(guò)外部大器和輸出電路將數(shù)據(jù)讀出，此時(shí)讀出數(shù)據(jù)為高電壓。相反的，由上述工作機(jī)制，可以得出當(dāng)電路存儲(chǔ)規(guī)律數(shù)據(jù)0時(shí)的狀況。

BLRWLN2BLBN4RWLPDfuse1N1fuse2Fsource圖2.7差分對(duì)E-fuse單元電路

N3PDb

2.4E-fuse電路性能參數(shù)

E-fuse單元電路是整個(gè)電路的設(shè)計(jì)中的重點(diǎn)，如上圖2.6所示的傳統(tǒng)電路為例，面積，功耗，速度，編程電流和可靠性等都是設(shè)計(jì)中的指標(biāo)。面積主要由電路中每個(gè)MOS管尺寸決定，為了得到面積小的電路，盡量使用較小尺寸的管子和先進(jìn)的工藝。功耗主要由電源電壓和電流決定，本設(shè)計(jì)電源電壓采用VDD=1.0V，1.2V，1.4V三種狀況，編程電壓VDQ=2.8V，3.3V，3.6V三種狀況。仿真后的功耗和編程電流也進(jìn)行了相應(yīng)的仿真和比較，即電源電壓越高功耗越高，而電流亦受編程N(yùn)MOS管尺寸的影響，尺寸越小電流越小，功耗越低，但較小的電流又會(huì)導(dǎo)致速度的降低，所以功耗和速度相互制約。編程電流主要是要保證fuse熔絲正確熔斷，電流相對(duì)越高，熔絲就越簡(jiǎn)單熔斷。電路為得到高的編程電流的同時(shí)，面積勢(shì)必需要增加。評(píng)價(jià)電路性能好壞的一個(gè)重要方面是可靠性，此單元電路的可靠性主要在于

10

基于超深亞微米工藝的E-fuse存儲(chǔ)電路設(shè)計(jì)與研究其次章eFuse結(jié)構(gòu)原理

fuse熔絲的選擇，fuse的長(zhǎng)度和寬度決定熔絲的初始電阻值，若選擇的熔絲電阻太大，當(dāng)電流不足時(shí)，熔絲則不易熔斷，若選擇熔絲電阻值太小，在和外部編程管連接時(shí)，由于熔絲部分分壓太小，熔絲也不簡(jiǎn)單被熔斷。所以選擇一個(gè)適合的熔絲尺寸顯得尤為重要。

2.5小結(jié)

本章主要介紹了多晶硅熔絲的基本結(jié)構(gòu)，其剖面圖和工藝上的形成，接著對(duì)多晶硅電阻進(jìn)行研究。從其次小節(jié)中得出，多晶硅熔絲阻值在熔斷前表現(xiàn)為較小的數(shù)值，而當(dāng)有較大的電流流過(guò)后，熔絲被熔斷，阻值猛然上升，在電路中可以看作一個(gè)開(kāi)路的狀態(tài)。最終本章列出了E-fuse單元電路結(jié)構(gòu)，分別為傳統(tǒng)的單元電路和差分對(duì)單元電路。傳統(tǒng)的電路具有面積小的優(yōu)勢(shì)，而差分對(duì)的E-fuse電路需要的外圍電路比較簡(jiǎn)單，不需要任何的參考電壓發(fā)生器，并且可以減小一半編程后的熔絲的敏感電阻[30]。

11

第三章基于55nm工藝的4KE-fuse電路設(shè)計(jì)基于超深亞微米工藝的E-fuse存儲(chǔ)電路設(shè)計(jì)與研究

第三章基于55nm工藝的4KE-Fuse電路設(shè)計(jì)

本電路用在HUALI55nmCMOS工藝下設(shè)計(jì)的，搭建了一個(gè)4KE-fuse陣列，并對(duì)每個(gè)周邊電路模塊進(jìn)行了分析和設(shè)計(jì)。

3.1整體架構(gòu)模塊

3.1.1外部端口介紹

圖3.1為E-fuse電路的整體模塊結(jié)構(gòu)圖，分為譯碼電路、控制電路和存儲(chǔ)陣列電路，其中核心部分為E-fuse的存儲(chǔ)陣列部分。圖3.1中給出了輸入輸出信號(hào)端，其中：

fsourcexp0xp1xp2ysysbypcsread_wlctrlwrite_wlsae256*16readopaddcsbpredecdouttdoppgenbstrobeenoutloadcsb

圖3.1E-fuse電路結(jié)構(gòu)模塊圖

readopt信號(hào)：在trim過(guò)程后，通過(guò)此信號(hào)選擇所需要的參考電阻。add信號(hào)：地址輸入信號(hào)，經(jīng)過(guò)一系列的電路產(chǎn)生256位行地址信號(hào)和16位列地址信號(hào)。

csb信號(hào)：芯片使能信號(hào)，當(dāng)信號(hào)為低電平日，芯片工作。

tdop信號(hào)：控制負(fù)載MOS管的開(kāi)啟，得到經(jīng)過(guò)一定延遲后的信號(hào)，控制電路的工作時(shí)序。

pgenb信號(hào)：和load，strobe，csb信號(hào)共同產(chǎn)生寫(xiě)控制信號(hào)write_wl。

12

基于超深亞微米工藝的E-fuse存儲(chǔ)電路設(shè)計(jì)與研究第三章基于55nm工藝的4KE-fuse電路設(shè)計(jì)

strobe信號(hào)：和load，pgenb，csb信號(hào)共同產(chǎn)生寫(xiě)控制信號(hào)write_wl。enout信號(hào)：接高電平，和load，csb信號(hào)通過(guò)一系列電路產(chǎn)生sae信號(hào)，控制放大器電路模塊的工作。

load信號(hào)：控制放大器模塊電路的工作，當(dāng)信號(hào)為高電平日，將數(shù)據(jù)存儲(chǔ)。fsource信號(hào)：編程信號(hào)電壓輸入端，當(dāng)電路處在編程電路時(shí)，fsource信號(hào)接高電壓VDQ，為fuse提供足夠高的電流并熔斷熔絲。

dout信號(hào)：輸出信號(hào)端。

除了以上介紹的輸入輸出信號(hào)外，電路還有電源電壓信號(hào)端，和一般的電路不同，此電路的電源電壓為三個(gè)：VDQ，VDD，GND。比我們所熟悉的電路多一個(gè)VDQ電壓端。其中VDQ電壓是在編程狀況下多晶硅熔絲、產(chǎn)生控制編程和讀取操作信號(hào)所接的電源電壓，較VDD電源電壓高，VDD為電源電壓，GND為地。所設(shè)計(jì)的電路中典型的VDQ值為3V，VDD值為1.2V，GND為0V。為了防止錯(cuò)誤的編程信號(hào)，電壓VDD和電壓VDQ存在一定的前后時(shí)序控制，即當(dāng)電源VDD穩(wěn)定后，VDQ才能開(kāi)啟，在電源電壓VDD降低前，VDQ應(yīng)當(dāng)已經(jīng)降為電壓0V，如圖3.2表示：

VoltageVoltageVDQVDDVDQVDDOnTimeOffTime

圖3.2電壓VDD和電壓VDQ時(shí)序控制示意圖

3.1.2放大器結(jié)構(gòu)模塊

在E-fuse存儲(chǔ)陣列中含有三個(gè)大模塊，分別是電路編程控制信號(hào)、電路讀取控制信號(hào)產(chǎn)生模塊，存儲(chǔ)模塊，放大器模塊。圖3.3為放大器模塊結(jié)構(gòu)示意圖：

由圖可知，電路通過(guò)信號(hào)ys和其相反信號(hào)ysb控制兩部分放大器電路工作，從

13

第三章基于55nm工藝的4KE-fuse電路設(shè)計(jì)基于超深亞微米工藝的E-fuse存儲(chǔ)電路設(shè)計(jì)與研究

而使輸入的十六位數(shù)據(jù)輸出為八位數(shù)據(jù)，實(shí)現(xiàn)512*8的存儲(chǔ)方式。利用此方式可以很好的利用芯片的面積，使電路更加優(yōu)化。其中信號(hào)bl為fuse編程后存入的值，rbl為參考電阻端存儲(chǔ)的值，rbl為內(nèi)部信號(hào)，其產(chǎn)生電路內(nèi)置在sa放大器模塊內(nèi)部。

rblblysread_dopread_wlsaeypsabs_wbbs_wbysbyssaoutdoutdoutsaysbblrblsaecs

圖3.3放大器結(jié)構(gòu)示意圖

3.1.3存儲(chǔ)空間分派和控制信號(hào)時(shí)序

在此電路中，由十二位地址信號(hào)add來(lái)產(chǎn)生對(duì)應(yīng)的256*16的編程空間，或者是512*8的讀取數(shù)據(jù)空間，在編程操作時(shí)，我們將十二位的地址線分成八位和四位兩部分，經(jīng)過(guò)編譯后為256個(gè)和16個(gè)信號(hào)線，即212=28*24。在讀數(shù)據(jù)操作時(shí)，我們將十二個(gè)地址位分成八位和四位，與編程操作不同的是，在其四位信號(hào)線編譯后又分為二選一信號(hào)線和八條輸出數(shù)據(jù)，即212=28*2*23，其圖形的表示方式如圖3.4和圖3.5所示：

FFFEFDFCA[7:0]3210A[11:8]1514131211109876543210efusecellArraymux16FSOURCE圖3.4編程模式下地址分布示意圖

14

基于超深亞微米工藝的E-fuse存儲(chǔ)電路設(shè)計(jì)與研究第三章基于55nm工藝的4KE-fuse電路設(shè)計(jì)

當(dāng)需要對(duì)每一個(gè)存儲(chǔ)空間進(jìn)行選擇時(shí)，由控制信號(hào)實(shí)現(xiàn)其操作，控制信號(hào)分別為wl_wb和wl_r，分別控制讀操作和編程操作，當(dāng)每個(gè)時(shí)間單位來(lái)臨時(shí)，E-fuse就從被編程的數(shù)據(jù)端輸出控制信號(hào)wl_wb和wl_r。

FFFEFDFCA[7:0]efusecellArray3210bitline1514131211109876543210A8mux2mux2mux2mux2mux2mux2mux2mux2QOUT[n]76543210n=圖3.5讀操作模式下地址分布示意圖

3.1.4電路工作環(huán)境

該電路設(shè)計(jì)是在不同的corner下工作，并在Cadence環(huán)境下對(duì)電路進(jìn)行模擬仿真，其工作環(huán)境如下：

特征條件：VDQ=3.3V，TEMP=25，Corner=TT電壓條件：VDQ=2.8V，VDQ=3.3V，VDQ=3.6V溫度條件：TEMP=-40℃，TEMP=25℃，TEMP=125℃

工藝條件：Corner=TT，Corner=FF，Corner=FS，Corner=SF，Corner=SS在上述不同的工藝環(huán)境下對(duì)電路進(jìn)行Cadence仿真，并滿足最差狀況下的要求。

3.2E-fuse單元設(shè)計(jì)

E-fuse單元電路在整個(gè)設(shè)計(jì)的電路中最為關(guān)鍵，也是整個(gè)電路的核心，所以E-fuse設(shè)計(jì)技術(shù)也是整個(gè)電路的關(guān)鍵技術(shù)，它的好壞與否直接影響著整個(gè)電路的性

15

第三章基于55nm工藝的4KE-fuse電路設(shè)計(jì)基于超深亞微米工藝的E-fuse存儲(chǔ)電路設(shè)計(jì)與研究

能。此電路總共有4096個(gè)E-fuse單元組成，每一個(gè)單元電路存儲(chǔ)一位數(shù)據(jù)，總共存儲(chǔ)容量為4K。由于電路中存儲(chǔ)單元數(shù)量較多，所以必需在維持電路的可靠性的狀況下，盡可能的節(jié)省電路的面積，所以整體的電路設(shè)計(jì)采用了較先進(jìn)的55nm的工藝尺寸。

3.2.1傳統(tǒng)E-fuse單元電路

E-fuse傳統(tǒng)單元電路圖如3.6所示，電路中N0是薄氧NMOS晶體管，N1是厚氧NMOS晶體管，編程通路是由Fsource端經(jīng)過(guò)fuse熔絲和開(kāi)啟的N0晶體管實(shí)現(xiàn)的，讀數(shù)據(jù)通路是由Fsource端經(jīng)過(guò)fuse和N1晶體管，將存儲(chǔ)的數(shù)據(jù)通過(guò)N1送至位線BL上。電路圖采用N1晶體管為厚氧，主要是考慮到當(dāng)編程狀態(tài)下，Q點(diǎn)會(huì)產(chǎn)生一個(gè)高電壓，若N1采用薄氧晶體管，N1會(huì)產(chǎn)生漏電流，從而產(chǎn)生不必要的錯(cuò)誤。而在N0處采用薄氧，主要是考慮面積優(yōu)化，在N0處采用薄氧，經(jīng)過(guò)仿真N0能夠承柵極的高電壓，未發(fā)生擊穿現(xiàn)象，在可靠性的基礎(chǔ)下進(jìn)一步考慮面積的因素，所以N0晶體管采用薄氧實(shí)現(xiàn)。RWL信號(hào)控制電路讀操作，BS信號(hào)和WL信號(hào)共同控制電路編程操作，F(xiàn)source信號(hào)端為電路編程時(shí)提供VDQ電壓，fuse為多晶硅熔絲，初始電阻值較小，約為300歐姆，當(dāng)fuse被通過(guò)的足夠大的電流熔斷后，阻止變很大，約為2000歐姆左右，相當(dāng)于開(kāi)路。

BLRWLfuseQN0

圖3.6E-fusecell電路

N1FsourceBSWL16

第四章仿真結(jié)果及流片數(shù)據(jù)分析基于超深亞微米工藝的E-fuse存儲(chǔ)電路設(shè)計(jì)與研究

E-fuse單元電路時(shí)設(shè)計(jì)的核心，其幅員的大小對(duì)整體幅員面積影響最大，其由256*16個(gè)組成，如上圖所示，其中單一的電路單元結(jié)構(gòu)如圖4.15所示，其中由左至右分別為fuse、編程MOS管，編程控制或非門(mén)電路、讀操作MOS管。整體單元尺寸如圖，長(zhǎng)寬分別為22.862um和2.02um。

圖4.15E-fusecell電路幅員

4.2.3控制電路幅員

圖4.16是電路中控制電路的搬入，其占用整個(gè)電路較小的面積。

圖4.16控制電路幅員

42

基于超深亞微米工藝的E-fuse存儲(chǔ)電路設(shè)計(jì)與研究第四章仿真結(jié)果及流片數(shù)據(jù)分析

4.2.4譯碼器電路幅員

圖4.17譯碼電路幅員

圖4.17是電路的譯碼電路部分的幅員，由圖可以看出，電路遵循對(duì)稱(chēng)的原則，相鄰單元共用電源信號(hào)線，節(jié)省面積，使電路更加緊湊。

4.2.5放大器及輸出模塊幅員

圖4.18為放大器及輸出電路的幅員，右上角為saout模塊放大幅員，右下角為dout放大后的幅員，電路布局使三個(gè)電路模塊整合一起為方形結(jié)構(gòu)，合理利用了面積。電路中含有八個(gè)一致的結(jié)構(gòu)，每個(gè)結(jié)構(gòu)含有兩個(gè)放大器結(jié)構(gòu)，即圖4.18所示的除saout和dout外的上下對(duì)稱(chēng)的結(jié)構(gòu)。此幅員的設(shè)計(jì)也表達(dá)了本文電路的特點(diǎn)，即利用一個(gè)控制信號(hào)控制兩個(gè)不同的放大器工作，在不同的時(shí)間輸出兩組8位數(shù)據(jù)，實(shí)現(xiàn)一個(gè)16位的數(shù)據(jù)輸出，使陣列只需要設(shè)計(jì)256行即可，同樣的在譯碼電路部分，只需要輸出256個(gè)信號(hào)位。

43

第四章仿真結(jié)果及流片數(shù)據(jù)分析基于超深亞微米工藝的E-fuse存儲(chǔ)電路設(shè)計(jì)與研究

圖4.18放大器和輸出電路模塊幅員

dout模塊saout模塊4.3流片結(jié)果

在電路設(shè)計(jì)完成后，我們對(duì)電路進(jìn)行了流片并列出部分典型的測(cè)試數(shù)據(jù)，來(lái)說(shuō)明E-fuse電路的穩(wěn)定性。測(cè)試條件為：

44

基于超深亞微米工藝的E-fuse存儲(chǔ)電路設(shè)計(jì)與研究第四章仿真結(jié)果及流片數(shù)據(jù)分析

VDD=1.2V；

VDQ=3.3V/2.8V/2.5V；TEMP=25℃。

芯片工作前原始狀態(tài)的測(cè)試數(shù)據(jù)如下表格所示，其中設(shè)計(jì)IP有MACRO0~MACRO5，其外圍電路一致，不同之處則為編程MOS的寬度、FUSE的寬度和參考電阻的接入。

圖4.19原始狀態(tài)單元內(nèi)部電流測(cè)試數(shù)據(jù)

從測(cè)試結(jié)果可以看出在最初的狀態(tài)下，電路單元電流均大于300uA，在編程20us后，單元電流均小于10us，電流越小功耗越低。

圖4.20電阻測(cè)試數(shù)據(jù)

45

第四章仿真結(jié)果及流片數(shù)據(jù)分析基于超深亞微米工藝的E-fuse存儲(chǔ)電路設(shè)計(jì)與研究

圖4.20表格所示為電阻的測(cè)試數(shù)據(jù)，上半部分為原始狀態(tài)下測(cè)試的結(jié)果，可以看出電阻值都小于400Ω，最大的數(shù)值為314Ω。所以滿足電路設(shè)計(jì)中假定的編程前300Ω的標(biāo)準(zhǔn)。圖下半部分為編程過(guò)后電阻的數(shù)值，可以明顯的看出上下兩部分?jǐn)?shù)值的巨大差距，編程過(guò)后電阻值均大于2000Ω，數(shù)據(jù)中可以看出最小的數(shù)值為10000Ω。

此外，我們對(duì)電路編程使能信號(hào)STROBE的波形寬度和電路電流的關(guān)系也做了一系列的測(cè)試，數(shù)據(jù)如下所示，上半部分為VDD=1.2V，VDQ=2.8V，TEMP=25℃的條件下測(cè)試得出的，測(cè)了STROBE信號(hào)在50nS，100nS，300nS，500nS，1uS時(shí)的數(shù)據(jù)；圖中數(shù)據(jù)下半部分為VDD=1.2V，VDQ=2.5V，TEMP=25℃條件下，并增加了STROBE信號(hào)在3uS時(shí)的測(cè)試數(shù)據(jù)。同時(shí)我們對(duì)STROBE信號(hào)在VDD=1V，VDQ=2.5V，TEMP=25℃的條件下進(jìn)行了分析，如圖4.22所示：

圖4.21電路電流在不同STROBE信號(hào)波形寬度下的值

圖4.22STROBE信號(hào)分析

46

基于超深亞微米工藝的E-fuse存儲(chǔ)電路設(shè)計(jì)與研究第三章基于55nm工藝的4KE-fuse電路設(shè)計(jì)

在本設(shè)計(jì)中，我們預(yù)先將電路中Q點(diǎn)存儲(chǔ)的初始值置為1，當(dāng)電路進(jìn)行編程操作時(shí)，信號(hào)Fsource端施加編程電壓VDQ，信號(hào)BS端和信號(hào)WL端均為0V，經(jīng)過(guò)或非規(guī)律輸出高電壓規(guī)律值1，使N0晶體管導(dǎo)通，信號(hào)RWL端為低電平，N1晶體管截止，此時(shí)fuse和N0晶體管形成一個(gè)編程回路，由于fuse的一端Fsource接高電壓VDQ，導(dǎo)致fuse兩端產(chǎn)生一個(gè)大的電壓差，這個(gè)電壓差產(chǎn)生一個(gè)足夠大的電流，電流流過(guò)fuse并將fuse熔絲熔斷，熔斷后的fuse表現(xiàn)為一個(gè)大的電阻，相當(dāng)于斷路，此時(shí)Q點(diǎn)和Fsource不連通，Q點(diǎn)通過(guò)N0晶體管接地，所以Q點(diǎn)由初始值規(guī)律1變?yōu)橐?guī)律0，實(shí)現(xiàn)電路的編0過(guò)程。當(dāng)電路需要編程1時(shí)，只需不操作，保持電路的初始值即可。

BLBLBLFsourceRWLfuseN1WLBSN0BSBSRWLWLRWLWLBSBSBS

圖3.7E-fuse存儲(chǔ)陣列電路圖

當(dāng)電路進(jìn)行讀操作時(shí)，F(xiàn)source端、或非規(guī)律輸出端都為規(guī)律0值，從而N0晶體管截止，RWL信號(hào)端為高電壓，使N1厚氧MOS管導(dǎo)通，從而B(niǎo)L和Q點(diǎn)連通，由BL線將單元電路中存儲(chǔ)節(jié)點(diǎn)Q處的值讀出。進(jìn)一步通過(guò)放大電路，輸出電路進(jìn)

17

第三章基于55nm工藝的4KE-fuse電路設(shè)計(jì)基于超深亞微米工藝的E-fuse存儲(chǔ)電路設(shè)計(jì)與研究

行數(shù)據(jù)輸出操作。

本文設(shè)計(jì)目標(biāo)是存儲(chǔ)空間為4K的電路，所以E-fuse單元需通過(guò)一定的排列方式，即復(fù)制E-fuse基本存儲(chǔ)單元來(lái)實(shí)現(xiàn)，排列方式取決于幅員和存取時(shí)間因素，在幅員上需要得到一個(gè)高密度存儲(chǔ)的設(shè)計(jì)，電路采取256*16的陣列，如圖3.7所示，在編程狀況下，每次選擇一個(gè)存儲(chǔ)單元進(jìn)行編程。3.2.2新型E-fuse單元電路

電路設(shè)計(jì)中一個(gè)重要的因素則是電路的面積，而在E-fuse電路中，其核心的電路則是E-fuse存儲(chǔ)陣列，也是占用面積較大的一個(gè)模塊，所以在工藝一定的狀況下，欲達(dá)到面積更優(yōu)化的地步，我們進(jìn)一步對(duì)E-fuse的單元電路進(jìn)行研究?jī)?yōu)化，提出了一種國(guó)內(nèi)比較少見(jiàn)的E-fuse單元電路，其基本的電路結(jié)構(gòu)如圖3.8所示：

WLfuseFsourceN0

圖3.8改進(jìn)的E-fuse單元電路

Q此電路是讀寫(xiě)復(fù)用信號(hào)線的結(jié)構(gòu)，圖中fuse為多晶硅熔絲，F(xiàn)source為編程電壓信號(hào)端，字線WL不僅控制編程操作，亦是控制讀操作的信號(hào)線，N0晶體管為讀寫(xiě)復(fù)用的晶體管。在每一列附加一個(gè)厚氧MOS管，當(dāng)電路中需要編程操作時(shí)，厚氧MOS開(kāi)啟，上圖和圖3.6相比較下，若陣列含有N行，則每一列減少N-1個(gè)厚氧MOS晶體管，從而在M列的存儲(chǔ)陣列就減小了（N-1）*M個(gè)厚氧MOS管的面積，此電路構(gòu)成的陣列結(jié)構(gòu)圖可由圖3.9表示：

電路在編程模式下，相應(yīng)的WL信號(hào)線和BS信號(hào)線為高電平，以第一列第一行為例，當(dāng)需要編程此存儲(chǔ)空間時(shí)，WL0和BS0置為高電平，N0和N1皆導(dǎo)通，F(xiàn)source接VDQ電壓，fuse兩端存在的電壓差，使fuse流過(guò)足夠大的電流將fuse熔斷，從而使Q點(diǎn)通過(guò)N1晶體管接地，Q點(diǎn)電壓編程為0，此電路為按位編程，即每次只能編程一位。當(dāng)電路讀數(shù)據(jù)時(shí)，WL信號(hào)接高電平，N0導(dǎo)通，BS信號(hào)接

18

基于超深亞微米工藝的E-fuse存儲(chǔ)電路設(shè)計(jì)與研究第三章基于55nm工藝的4KE-fuse電路設(shè)計(jì)

低電平，N1截止，Q端的值通過(guò)放大器讀出即可。

WL0FsourceWL1fuseN0FsourceFsourceWLn-1QBS0N1BS1BSm-1

圖3.9改進(jìn)E-fuse電路陣列

根據(jù)此單元電路的特點(diǎn)，放大器電路采用交織耦合式放大器，但其比較器部分采用電流鏡結(jié)構(gòu)，原因是電流鏡結(jié)構(gòu)數(shù)據(jù)簡(jiǎn)單翻轉(zhuǎn)，靈敏度較高。電流鏡結(jié)構(gòu)的另一個(gè)關(guān)鍵特性是它可以確切地復(fù)制電流而不受工藝和溫度的影響[31]。兩條回路電流比值由N3和N4晶體管尺寸的比例決定，該值可以控制在合理的精度范圍內(nèi)，此電路設(shè)計(jì)N3和N4尺寸完全一致，使兩條回路的電流比值為1。

VDDFUSEREFWLN5BLN3N6RBLN4VDDSAENP1G1LN1P2RN2SAEBSAENG2SAEBSAENN0

圖3.10E-fuse放大器和比較器結(jié)構(gòu)

19

第三章基于55nm工藝的4KE-fuse電路設(shè)計(jì)基于超深亞微米工藝的E-fuse存儲(chǔ)電路設(shè)計(jì)與研究

E-fuse電路放大器和比較器電路結(jié)構(gòu)如圖3.10所示，上半部分電路為電流鏡結(jié)構(gòu)，下半部分為交織耦合放大器結(jié)構(gòu)。電路中WL信號(hào)控制電流鏡工作，N5和N6的尺寸設(shè)計(jì)一致，BL和RBL端的電流一致，電路中N3和N4的尺寸設(shè)計(jì)也是一樣，則兩邊唯一不同的是FUSE和REF的電阻值，F(xiàn)USE和REF的一端在讀數(shù)據(jù)時(shí)接的是電源電壓VDD，和傳統(tǒng)接法正好相反，此時(shí)通過(guò)電流和電阻的不同可以得出BL端和RBL端的電壓差。

當(dāng)電路讀操作時(shí)，且存儲(chǔ)值為規(guī)律1時(shí)，F(xiàn)USE為熔斷，阻值保持300Ω，REF阻值約為1000Ω，由于兩條路徑電流一致，所以得出BL端電壓大于RBL端電壓，通過(guò)傳輸門(mén)送至L節(jié)點(diǎn)和R節(jié)點(diǎn)，經(jīng)過(guò)放大器放大后，需要將BL端的規(guī)律值送至輸出電路，而不需要將參考端的電壓傳至輸出電路輸出，將FUSE電源端接VDD可使電路更直接。

3.2.3兩種單元電路性能比較

改進(jìn)后的方案，面積的優(yōu)化在直觀上很簡(jiǎn)單看出，但E-fuse電路還有其他性能指標(biāo)，譬如編程電流指標(biāo)，時(shí)序的正確性等。為了比較兩個(gè)單元電路性能的優(yōu)劣，對(duì)兩個(gè)電路做了以下幾個(gè)方面的比較，并且為了證明提出的國(guó)內(nèi)文獻(xiàn)少見(jiàn)的結(jié)構(gòu)的可行性，也對(duì)其做了部分更加深入的仿真：

1、編程電流

圖3.11傳統(tǒng)E-fuse單元電路編程電流的蒙特卡洛仿真

20

基于超深亞微米工藝的E-fuse存儲(chǔ)電路設(shè)計(jì)與研究第三章基于55nm工藝的4KE-fuse電路設(shè)計(jì)

E-fuse電路設(shè)計(jì)主要目的是要產(chǎn)生足夠的電流將熔絲燒斷，進(jìn)而實(shí)現(xiàn)編程，所以E-fuse的編程電流在整個(gè)設(shè)計(jì)里面占主要地位，此電路中fuse需要較大的電流才能熔斷，且CMOS工藝受環(huán)境的影響波動(dòng)也很大，所以在仿真編程電流時(shí)，采用了可以分析工藝上波動(dòng)對(duì)電路影響的蒙特卡洛仿真。

圖3.12新型E-fuse單元電路編程電流的蒙特卡洛仿真

蒙特卡洛已經(jīng)廣泛的運(yùn)用在電路可靠性仿真中，如文獻(xiàn)[32]中使用蒙特卡洛方法分析了SRAM單元晶體管閾值電壓的隨機(jī)變化對(duì)寫(xiě)WriteMargin產(chǎn)生的影響。圖3.11和圖3.12為T(mén)TCorner下對(duì)傳統(tǒng)和新型單元電路的編程電流做的10000次蒙特卡洛仿真，分布都可以看作為一個(gè)高斯分布，傳統(tǒng)的單元電路典型的編程電流為18.3mA左右，新型電路的結(jié)構(gòu)典型的編程電流值為9.4mA左右，最小的編程電流為8.194mA，仿真最差的SSCorner狀況下的編程電流為6.153mA。從兩張圖中可以看出傳統(tǒng)的E-fuse電路的分布范圍比較集中，且電流遠(yuǎn)遠(yuǎn)大于新型電路的電流，在可靠性方面具有一定的優(yōu)勢(shì)。造成這一差異的原因主要是由于兩者在電路結(jié)構(gòu)上的不同，由于新型的E-fuse電路比傳統(tǒng)電路減少一個(gè)厚氧NMOS，且編程狀態(tài)下等效工作為電路通過(guò)共用的薄氧NMOS和每一列增加一個(gè)厚氧MOS管進(jìn)行編程，傳統(tǒng)的電路直接通過(guò)薄氧的NMOS編程，由于新型結(jié)構(gòu)中多出的厚氧勢(shì)必會(huì)分部分電壓，所以造成電流相對(duì)較小，即出現(xiàn)圖3.11和3.12所浮現(xiàn)的差異。公式（3-1）和公式（3-2）列給出了NMOS管電流計(jì)算公式：

線性區(qū)：I??nCoxW12[(VGS?VTH)VDS?VDS]（3-1）L221

第三章基于55nm工藝的4KE-fuse電路設(shè)計(jì)基于超深亞微米工藝的E-fuse存儲(chǔ)電路設(shè)計(jì)與研究

飽和區(qū)：I??nCox2、速度的比較

W(VGS?VTH)2（3-2）2L速度是E-fuse整個(gè)電路的關(guān)鍵因素，比較兩者的速度的快慢，對(duì)電路性能的提高具有深遠(yuǎn)的意義。在此給出了SAE信號(hào)至輸出端Q的延遲時(shí)間比較，如表3.1所示，表中分別列出了新型和傳統(tǒng)的E-fuse單元電路的延遲時(shí)間，可以看出傳統(tǒng)型的電路延遲小于新型E-fuse電路的延遲時(shí)間，即具有較快的速度。由上小節(jié)電流的比較可知，具有較大編程電流的電路，工作速度較快，也可以從理論上得出電流較大的電路速度較快，所以此時(shí)傳統(tǒng)電路表現(xiàn)出更好的性能。

表3.1是在54種不同的條件下的仿真，即TEMP=-40℃，25℃，125℃；VDD=1.0V，1.2V，1.4V；VDQ=3.3V，3.6V；Corner=FF，TT，SS的條件下的仿真結(jié)果。

表3.1兩種單元電路延遲時(shí)間比較表

CornerVDQVDD1.0VTemp-40℃25℃125℃-40℃3.3V1.2V25℃125℃-40℃1.4V25℃125℃-40℃1.0V25℃125℃-40℃3.6V1.2V25℃125℃-40℃1.4V25℃125℃FF傳統(tǒng)0.11nSTTSS新型傳統(tǒng)新型傳統(tǒng)新型0.22nS0.16nS0.29nS0.22nS0.41nS0.13nS0.23nS0.17nS0.30nS0.22nS0.41nS0.13nS0.25nS0.18nS0.33nS0.21nS0.43nS0.09nS0.14nS0.11nS0.19nS0.14nS0.22nS0.09nS0.16nS0.12nS0.20nS0.14nS0.25nS0.11nS0.18nS0.13nS0.22nS0.12nS0.28nS0.19nS0.08nS0.12nS0.09nS0.14nS0.09nS0.18nS0.09nS0.14nS0.10nS0.16nS0.11nS0.09nS0.16nS0.11nS0.19nS0.13nS0.22nS0.12nS0.20nS0.15nS0.24nS0.22nS0.39nS0.12nS0.21nS0.16nS0.29nS0.20nS0.43nS0.13nS0.25nS0.15nS0.28nS0.18nS0.47nS0.09nS0.14nS0.10nS0.19nS0.14nS0.24nS0.10nS0.16nS0.12nS0.20nS0.15nS0.25nS0.11nS0.18nS0.12nS0.21nS0.13nS0.28nS0.18nS0.19nS0.08nS0.12nS0.10nS0.15nS0.11nS0.09nS0.13nS0.10nS0.15nS0.11nS0.09nS0.16nS0.11nS0.18nS0.13nS0.21nS在此我們也做了在TTCorner條件下對(duì)新型的E-fuse單元延遲時(shí)間的蒙特

卡洛仿真，得到了圖3.13，可以看出最大的翻轉(zhuǎn)時(shí)間為0.2649nS，特征值在0.215nS，

22

基于超深亞微米工藝的E-fuse存儲(chǔ)電路設(shè)計(jì)與研究第三章基于55nm工藝的4KE-fuse電路設(shè)計(jì)

在電路工作的速度可以接受的范圍。

圖3.13新型E-fuse電路的延遲時(shí)間

3、讀操作電流

E-fuse電路利用編程電流來(lái)存儲(chǔ)值，當(dāng)然在讀數(shù)據(jù)時(shí)，應(yīng)當(dāng)避免讀電流過(guò)大而產(chǎn)生編程誤操作，對(duì)新型單元電路進(jìn)行讀電流分析，在不同的Corner、電源電壓下仿真下得到圖3.14，電壓范圍變化為1.0V-1.4V，得到最大的讀電流為0.3237mA，遠(yuǎn)遠(yuǎn)小于編程電流6mA，所以可以放心實(shí)現(xiàn)正確的讀操作。

圖3.14讀操作電流在不同Corner下隨電壓的影響

4、時(shí)序驗(yàn)證

23

第三章基于55nm工藝的4KE-fuse電路設(shè)計(jì)基于超深亞微米工藝的E-fuse存儲(chǔ)電路設(shè)計(jì)與研究

圖3.15E-fuse電路時(shí)序仿真

設(shè)計(jì)整體為512*8陣列的電路，并對(duì)整個(gè)電路進(jìn)行仿真，驗(yàn)證其時(shí)序的正確性，得出兩個(gè)電路都能正常的工作，圖3.15和圖3.16是利用Hsim軟件對(duì)電路仿真得到的時(shí)序圖（此處以新型電路為例），在SAE信號(hào)上升沿來(lái)臨時(shí)，放大器電路工作將數(shù)據(jù)讀出，仿真結(jié)果顯示所有地址沒(méi)有數(shù)據(jù)輸出的錯(cuò)誤，在理論上兩個(gè)電路都可行。

圖3.16所有地址的讀操作仿真圖形

24

基于超深亞微米工藝的E-fuse存儲(chǔ)電路設(shè)計(jì)與研究第三章基于55nm工藝的4KE-fuse電路設(shè)計(jì)

5、面積

在幅員設(shè)計(jì)方面，由于新型的電路和傳統(tǒng)的單元電路少了一個(gè)厚氧MOS管，所以表達(dá)出了面積的優(yōu)勢(shì)，傳統(tǒng)的E-fuse單元電路幅員長(zhǎng)寬分別為22.862um和2.02um，新型電路的長(zhǎng)寬尺寸為16.252um和2.02um，面積縮小為傳統(tǒng)電路的71.09%，圖3.17列出了傳統(tǒng)單元電路的幅員：

圖3.17傳統(tǒng)E-fuse單元電路的幅員

3.2.4小結(jié)

綜上所述，根據(jù)電路的面積、速度和可靠性方面的綜合考慮，為了保證電路更好的可靠性和更優(yōu)的速度，本文所設(shè)計(jì)的電路采用了傳統(tǒng)的E-fuse電路單元。當(dāng)然在工藝發(fā)展迅速的當(dāng)下，面積也越來(lái)越引起人們的關(guān)注，此新型E-fuse電路結(jié)構(gòu)也提供了一個(gè)很好的發(fā)展方向和前景。

3.3E-fuse放大器設(shè)計(jì)

放大器又被稱(chēng)為帶時(shí)鐘控制的比較器，主要作用是將小信號(hào)的電壓或電流，放大為能被輸出級(jí)識(shí)別的規(guī)律電平[33]，本設(shè)計(jì)主要是要將小的電壓值放大可被輸出級(jí)所識(shí)別。

3.3.1傳統(tǒng)E-fuse放大器

傳統(tǒng)的E-fuse電路放大器電路如圖3.18所示，電路中fuse表示多晶硅熔絲，A點(diǎn)為數(shù)據(jù)預(yù)防大時(shí)的節(jié)點(diǎn)，電路工作時(shí)，由out端輸出數(shù)據(jù)。當(dāng)B點(diǎn)的電壓為規(guī)律0時(shí)，此時(shí)相連的PMOS晶體管導(dǎo)通，導(dǎo)致fuse和此PMOS管分壓。在工藝上，由于PMOS管在工藝上受光刻、離子注入等影響，使PMOS管的閾值電壓會(huì)有一定

25

第三章基于55nm工藝的4KE-fuse電路設(shè)計(jì)基于超深亞微米工藝的E-fuse存儲(chǔ)電路