后摩爾定律時(shí)代SoC

本文格式為Word版，下載可任意編輯——后摩爾定律時(shí)代SoC

后摩爾定律時(shí)代：SoCand

SiP

2023-10-15

目錄

一、Moore’sLawMoreMoore’sLaw:

當(dāng)價(jià)格不變時(shí)，集成電路上可容納的晶體管數(shù)目，約每隔18個(gè)月便會(huì)增加一倍，性能也將提升一倍。

但是，芯片上元件的幾何尺寸能無限制地縮小下去嗎？

制約因素：

后摩爾定律：ITRS組織針對(duì)半導(dǎo)體產(chǎn)業(yè)近期(2023-2023年)和遠(yuǎn)(2023-2023年)的挑戰(zhàn)，在技術(shù)路線制定上，提出選擇兩種發(fā)展式：一、繼續(xù)沿著摩爾定律按比例縮小的方向前進(jìn)，專注于硅基CMOS技術(shù);二、按“后摩爾定律〞的多重技術(shù)創(chuàng)新應(yīng)用向前發(fā)展，即在產(chǎn)品多功能化(功耗、帶寬等)需求下，將硅基CMOS和非硅基等技術(shù)相結(jié)合，以提供完整的解決方案來應(yīng)對(duì)和滿足層出不窮的新市場(chǎng)發(fā)展。

后摩爾定律除了會(huì)延續(xù)摩爾定律對(duì)集成度、性能的追求外，還會(huì)利用更多的技術(shù)，例如模擬/射頻、高壓功率電源、MEMS傳感器、生物芯片技術(shù)及系統(tǒng)級(jí)封裝(SiP)等三維(3D)集成技術(shù)，以提供具有更高附加價(jià)值的系統(tǒng)。

圖1:SoC與SiP的關(guān)系

二、SoC:SystemonChip芯片級(jí)系統(tǒng)片上系統(tǒng)

SOC是基于單芯片上完整系統(tǒng)，是的指在單一芯片上實(shí)現(xiàn)信號(hào)采集、轉(zhuǎn)換、存儲(chǔ)、處理和I/O接口等功能。即在單一芯片上集成數(shù)字和模擬混合電路、信號(hào)采集和轉(zhuǎn)換、I/O接口、存儲(chǔ)器、MCU(Microcontroller微控制器)和DSP(digitalsignalprocessor數(shù)字信號(hào)處理器)等IC。

SoC的基本組成：系統(tǒng)芯片控制規(guī)律微處理器/微控制器數(shù)字信號(hào)處理器DSP嵌入存儲(chǔ)器接口模塊模擬前端(ADC/DAC)電源提供和功耗管理射頻前端……圖2.1SoC設(shè)計(jì)流程示意圖

圖2.2SoC系統(tǒng)級(jí)研究?jī)?nèi)容

SOC與單功能芯片相比有如下優(yōu)點(diǎn)：功能增加：從單一功能增加到多種功能，在單芯片上可實(shí)現(xiàn)天線切換、鎖相回

路、本地振蕩、解調(diào)變處理、調(diào)變處理和幀處理等功能。性能提高：SOC是從整個(gè)系統(tǒng)的角度進(jìn)行設(shè)計(jì)的，可實(shí)現(xiàn)更高性能的系統(tǒng)指標(biāo)。體積減少：降低所占的印制電路板(PCB)空間，減少了整機(jī)的體積。成本降低：由于用SOC可減少外圍電路芯片，因而降低了整機(jī)的成本。

雖然SOC設(shè)計(jì)概念給電子系統(tǒng)設(shè)計(jì)帶來了高性能、低成本等優(yōu)勢(shì)，但高度集成也增加了功耗、布線和繁雜化等設(shè)計(jì)難度。另外，技術(shù)上把數(shù)字、模擬、RF、微波信號(hào)、MEMS等集成在同一芯片上的工藝存在兼容問題。

三、SiP:SystemInPackage系統(tǒng)級(jí)封裝系統(tǒng)封裝(SiP)在ITRS2023中對(duì)SiP的定義是:“系統(tǒng)級(jí)封裝是采用任何組合,將多個(gè)具有不同功能的有源電子器件與可選擇性的無源元件以及諸如MEMS或者光學(xué)器件等其他器件首先組裝

成為可以提供多種功能的單個(gè)標(biāo)準(zhǔn)封裝件,形成一個(gè)系統(tǒng)或者子系統(tǒng)〞。SiP模多采用塑料陣列封(PBGA)和芯片陣列(ChipArray)封裝形式，它可以用倒裝片、金屬線焊、層疊式管芯、陶瓷襯底、球柵陣列(BGA)封裝或凸緣柵格陣列(LandGridArrayLGA)等封裝技術(shù)來集成各種芯片(如數(shù)字電路、DRAM、微機(jī)電系統(tǒng))和分立器件。

圖3.1SiP的封裝形式分類

SiP的特征一、以襯底硅片作為封裝基板；而用硅片作為基板，特別是以倒扣和穿透的互連，可以減小芯片與基板之間熱應(yīng)力影響二、更多地采用硅加工技術(shù)，例如光刻等；三、不僅是實(shí)現(xiàn)分立元器件的互連,而且是將一些元器件直接做在硅片上。

圖3.2典型SiP多功能集成示意圖

SIP具有如下優(yōu)點(diǎn)：同一封裝內(nèi)封裝了多種IC裸片，免去冗余封裝；同一封裝內(nèi)IC間距變小，減小了互連；封裝內(nèi)的元器件相互堆疊，提高了封裝密度，節(jié)省了封裝基板面積。

所面臨的挑戰(zhàn)：繁雜系統(tǒng)的芯片封裝、系統(tǒng)協(xié)同設(shè)計(jì)(Co-de-sign),熱管理等工藝技術(shù)的創(chuàng)新測(cè)試工具與方法

四、SoC

VS

SiP片上系統(tǒng)

圖4.1SoC與SiP分別置于天平兩端

成本方面：

圖4.2

蜂窩式手持電話SOC與SiP結(jié)構(gòu)示意圖

表1蜂窩式電話電路采用SOC與SiP設(shè)計(jì)成本分析表

知識(shí)產(chǎn)權(quán)方面：

由于缺乏IP設(shè)計(jì)規(guī)范和標(biāo)準(zhǔn),設(shè)計(jì)風(fēng)格的差異導(dǎo)致IP核交流復(fù)用的困難和風(fēng)險(xiǎn),阻礙了SOC的快速發(fā)展；即使IP有統(tǒng)一設(shè)計(jì)標(biāo)準(zhǔn)，但各個(gè)企業(yè)因追求經(jīng)濟(jì)效益以及保密限制等,彼此之間會(huì)形成壁壘,他們之間的交流不可能象人們想象的那樣活躍。

而SiP是在封裝階段的集成，因此可以把需要不同工藝的器件電路留在原工藝上流片，不必像SoC那樣一定要把嵌入的IP通過CMOS的工藝驗(yàn)證，還要有很好的良率，當(dāng)然更不必為開發(fā)IP改動(dòng)工藝。

技術(shù)方面：

為了實(shí)現(xiàn)整個(gè)系統(tǒng)的單芯片化,需要異種結(jié)構(gòu)元件異種工藝元件混載、數(shù)字元件模擬元件混載、處理聲音動(dòng)畫的大容量存儲(chǔ)器混載,還有與模擬電路相關(guān)聯(lián)的、無源元件的參數(shù)和特性受薄膜工藝的限制等,存在大量問題。

由于SiP是在封裝階段的集成，因此可以對(duì)所有準(zhǔn)備封裝的芯片做測(cè)量，保證嵌入的IP有100%良率，這是SoC所做不到的。

圖4.3對(duì)于用戶(電子設(shè)備制作廠家)來說選擇的SOC優(yōu)先度與SiP的比較

SoC和SiP各有各的優(yōu)勢(shì)1

易小型2

SiPSoCSi