物理組合邏輯電路

物理組合邏輯電路第1頁(yè)/共136頁(yè)本章作業(yè)4.1、4.5、4.8、4.14、4.15、4.16、4.18、4.214.22、4.23、4.24、4.26、4.27、2.29、4.30第2頁(yè)/共136頁(yè)組合邏輯電路的定義

邏輯電路按其功能分為:

組合邏輯電路和時(shí)序邏輯電路

電路任一時(shí)刻的輸出狀態(tài)只決定于該時(shí)刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無(wú)關(guān)。

組合電路就是由門電路組合而成，電路中沒(méi)有記憶單元，沒(méi)有反饋通路。第3頁(yè)/共136頁(yè)組合邏輯電路組合邏輯電路X0X1X2Xn-1Y0Y1Y2Ym-1X0、X1、X2Xn-1——輸入變量Y0、Y1、Y2Ym-1——輸出變量Y0=f0(X0，X1，X2Xn-1）Y1=f1(X0，X1，X2Xn-1）Y2=f2(X0，X1，X2Xn-1）Ym-1=fm-1(X0，X1，X2Xn-1）每一個(gè)輸出變量是全部或部分輸入變量的函數(shù)：X0X1Xn-1Y0Y1Yn-1第4頁(yè)/共136頁(yè)組合邏輯電路分析（1）根據(jù)給定邏輯圖寫出輸出邏輯函數(shù)表達(dá)式；（2）對(duì)邏輯函數(shù)表達(dá)式化簡(jiǎn)，寫出最簡(jiǎn)與或表達(dá)式；（3）根據(jù)最簡(jiǎn)表達(dá)式列出真值表；（4）由真值表說(shuō)明給定電路的邏輯功能。第5頁(yè)/共136頁(yè)【例1】ABY0Y1ABABBABAY0=ABAABB=ABA+ABB=AB+ABY1=ABABY0Y10000011010101101邏輯功能：一位二進(jìn)制加法。

Y0:本位和；Y1：進(jìn)位位。組合電路如圖所示，分析該電路的邏輯功能。第6頁(yè)/共136頁(yè)【例2】YD3SD2D1D0A0A1分析下面組合電路的邏輯功能。Y=SA1A0D3SA1A0D2SA1A0D1SA1A0D0Y=SA1A0D3+SA1A0D2+SA1A0D1+SA1A0D0第7頁(yè)/共136頁(yè)邏輯功能D3110D2100D101001D0000YA1A0SYD3SD2D1D0A0A1四選一數(shù)據(jù)選擇器A1A0:選擇控制(地址)D3D2D1D0:數(shù)據(jù)輸入Y=SA1A0D3+SA1A0D2+SA1A0D1+SA1A0D0S:使能端(選通端、片選端)

低電平有效第8頁(yè)/共136頁(yè)【例3】分析下面組合電路的邏輯功能。Y1Y2Y311AB>1>1>1Y1=A+B=ABY3=A+B=ABY2=A+BA+B+=(A+B)(A+B)=AB+ABABY1000010101110Y2Y310010010功能:

當(dāng)A>B時(shí),Y1=1

當(dāng)

A=B時(shí),Y2=1

當(dāng)

A<B時(shí),Y3=1

是一位數(shù)字比較器第9頁(yè)/共136頁(yè)組合邏輯電路設(shè)計(jì)（1）根據(jù)設(shè)計(jì)要求，定義輸入、輸出邏輯變量，并給輸入、輸出邏輯變量賦值，即用0和1表示信號(hào)的有關(guān)狀態(tài)；（2）列出真值表；（3）由真值表寫出邏輯函數(shù)表達(dá)式；（4）化簡(jiǎn)邏輯函數(shù)表達(dá)式；（5）畫出邏輯圖；第10頁(yè)/共136頁(yè)【例1】設(shè)計(jì)一三人表決電路。設(shè)計(jì)要求：多數(shù)贊成通過(guò)，反之不通過(guò)。并用與非門實(shí)現(xiàn)該電路。1.設(shè)定變量：用A、B、C和Y分別表示輸入和輸出信號(hào)；2.狀態(tài)賦值:贊成用1表示，反之用0表示。表決結(jié)果用指示燈表示；燈亮表示1，不亮表示0；3.列真值表：ABC000001010011100101110111Y000011114.寫邏輯函數(shù)表達(dá)式并化簡(jiǎn)：Y=ABC+ABC+ABC+ABC=AB+AC+BC=ABACBC第11頁(yè)/共136頁(yè)5.畫出邏輯圖：三人表決電路10A+5VBCY&&&&R=ABACBCY第12頁(yè)/共136頁(yè)【例2】設(shè)計(jì)一個(gè)可控制的組合電路，要求：當(dāng)控制端

E=0時(shí)，輸出端

Y=X2；當(dāng)E=1時(shí)，輸出端Y=3X+5。X=AB為兩位的二進(jìn)制數(shù)，Y也用二進(jìn)制數(shù)表示。控制端EAB000011100011110100101101輸入X輸出YY3Y2Y1Y000000001010010010101100010111110Y3=AB+EA+EBY2=EAB+EAB+EABY1=EAY0=EB+EB第13頁(yè)/共136頁(yè)【例3】三層樓房，樓道只有一盞燈。試設(shè)計(jì)該樓道燈控制電路。要求：在每一層均可控制開關(guān)。開關(guān)—A、B、C合——“1”開——“0”滅——“0”亮——“1”燈—YA、B、CY0000001010100101110111001111CBAY00010110000111100001111010101011第14頁(yè)/共136頁(yè)§4—1譯碼器譯碼器——將輸入代碼轉(zhuǎn)換成特定的輸出狀態(tài)的邏輯電路譯碼器A1A0Y3Y2Y1Y0第15頁(yè)/共136頁(yè)最典型的例子：存儲(chǔ)器的地址譯碼。4-16地址譯碼器000000010010111116*8bitA3A2A1A0N位輸入，2N個(gè)輸出。對(duì)應(yīng)2N個(gè)某一個(gè)組合，只能有一個(gè)輸出為“1”或“0”。

地址線有10位，可以表示210＝1K個(gè)地址；32位地址可以表示4G地址；16M存儲(chǔ)器需要24位地址。第16頁(yè)/共136頁(yè)譯碼器的功能分類1．用來(lái)表示輸入狀態(tài)全部組合的，稱變量譯碼器

N位輸入，2N輸出。常見的集成化譯碼器有2-4、3-8、4-162．碼制譯碼器：如8421碼變換為循環(huán)碼等。3．顯示譯碼器：控制數(shù)碼管顯示第17頁(yè)/共136頁(yè)一、變量譯碼器（二進(jìn)制譯碼器、n—2n線譯碼器）

特點(diǎn)：每對(duì)應(yīng)一個(gè)碼2n個(gè)輸出線中只能有一位有輸出狀態(tài)；其它各位狀態(tài)不變。

有輸出時(shí)狀態(tài)為“1”，無(wú)輸出時(shí)狀態(tài)“0”—輸出高電平有效。

有輸出時(shí)狀態(tài)為“0”，無(wú)輸出時(shí)狀態(tài)“1”—輸出低電平有效。第18頁(yè)/共136頁(yè)1、譯碼原理2-4譯碼器(2輸入－4輸出的變量譯碼器)11011000Y0Y1Y2Y3AB1110110110110111Y0=BAY1=BAY2=BAY3=BA驅(qū)動(dòng)三個(gè)與非門BAY3Y2Y1Y0第19頁(yè)/共136頁(yè)2-4譯碼器原理圖BAY3Y2Y1Y0E輸入緩沖反相門使能端(選通端)低電平有效當(dāng)＝0，譯碼器使能E當(dāng)＝1，譯碼器禁止E第20頁(yè)/共136頁(yè)譯碼器的邏輯符號(hào)書上符號(hào)Y0Y1Y2Y3ABE國(guó)標(biāo)符號(hào)Y0Y1Y2Y3ABEY0Y1Y2Y3ABE輸出高電平有效輸出低電平有效第21頁(yè)/共136頁(yè)雙二——四線譯碼器123456781E

1B

1A

1Y01Y11Y21Y3

地

+VCC

2E

2B

2A

2Y02Y12Y22Y37413916

151413121110912345678四——十六變量譯碼器見教材P104圖4—3第22頁(yè)/共136頁(yè)三——八線譯碼器12345678A

B

C

E2B

E2AE1Y7

地

+VCC

Y0Y1Y2Y3Y4Y5Y6741381615141312111091234567874138Y0Y1Y2Y3Y4Y5Y6Y7ABCE2BE2AE174138Y0Y1Y2Y3Y4Y5Y6Y7ABCE2BE2AE1第23頁(yè)/共136頁(yè)74138邏輯圖第24頁(yè)/共136頁(yè)功能表A、B、C是譯碼器輸入端，Y0Y7是譯碼器輸出端，且低電平有效。E2A、E2B、

E1為三個(gè)使能輸入端，只有當(dāng)它們分別為0、0、1時(shí)，譯碼器才正常譯碼；否則不論ABC為何值，Y0Y7都輸出高電平。輸入E1E2AE2BC

B

A輸出Y7Y6Y5Y4Y3Y2Y1Y0

11111111111111111110000011111110100001111111011000101111101110001111110111100100111011111001011101111110011010111111100111011111110

11111111第25頁(yè)/共136頁(yè)2、使能端的功能

在集成電路中增加控制使能(Enable)端E，是電路設(shè)計(jì)中常用的技術(shù)，使得集成電路更加靈活、可靠。靈活：用于擴(kuò)展可靠：用于選通①E用于選通，消除輸出的“0”重疊和尖峰信號(hào)EBAY0Y1Y2Y3第26頁(yè)/共136頁(yè)延遲產(chǎn)生尖峰BA=1100Y3=01Y0=10理想化波形Y1=Y2=1ABY0Y3Y1Y2“1”第27頁(yè)/共136頁(yè)尖峰信號(hào)和零重疊

由于門的傳輸延遲，造成Y1、Y2上出現(xiàn)了尖峰，同時(shí)，Y3,Y0有一段時(shí)間同時(shí)為“0”，即零重疊。ABtskewY2Y3tpLH3Y0tpHL2tpLH3尖峰信號(hào)“0”重疊“0”重疊tpHL2“0”重疊時(shí)間tsp=tskew+tpLH3–tpHL2尖峰脈沖寬度tol=tpLH3–tpHL2EBY0Y1Y2Y3A第28頁(yè)/共136頁(yè)用使能端E消除尖峰信號(hào)和零重疊EBY0Y1Y2Y3ABA=1001Y2=01Y1=10BAtskewtsuEtsuE—建立時(shí)間thEthE—保持時(shí)間Y2tpLHEYtpHLEYtpLHEYtpHLEY—E信號(hào)由輸入到輸出的延遲(2級(jí)門延遲)E的正跳變可以和輸入跳變同時(shí)到來(lái)，而thE+tpHLEY≥tpHL3EY1第29頁(yè)/共136頁(yè)使用E來(lái)抑制零重疊和尖峰，譯碼器的輸出波形變窄了.“0”ABY0Y1Y2Y3E不使用E“0”使用EABEY0Y1Y3Y2第30頁(yè)/共136頁(yè)②

用于擴(kuò)展用兩片74138構(gòu)成4/16線譯碼器。74138(1)Y0Y1Y2Y3Y4Y5Y6Y7ABCE2BE2AE174138(2)Y0Y1Y2Y3Y4Y5Y6Y7ABCE2BE2AE1Y0Y8Y7Y15A3A2A1A00000Y0=00001Y1=00111Y7=01000Y8=01111Y15=000011A0A1A2A3E“1”【例1】第31頁(yè)/共136頁(yè)【例2】用三片74138構(gòu)成5/24線譯碼器。74138(1)Y0Y1Y2Y3Y4Y5Y6Y7ABCE2BE2AE174138(2)Y0Y1Y2Y3Y4Y5Y6Y7ABCE2BE2AE174138(3)Y0Y1Y2Y3Y4Y5Y6Y7ABCE2BE2AE1Y0Y7Y8Y15Y16Y23A0A1A2A3A4如何用四片74138構(gòu)成5/32線譯碼器？“1”第32頁(yè)/共136頁(yè)【例3】5片2－4譯碼器構(gòu)成4－16譯碼器。第一層的一個(gè)譯碼器用作選片。E=0時(shí)，CD＝00時(shí)選中左邊一片，譯出Y0…Y3;依此類推。第33頁(yè)/共136頁(yè)③構(gòu)成數(shù)據(jù)分配器【例】用74138構(gòu)成“1線—8線”數(shù)據(jù)分配器74138(1)Y0Y1Y2Y3Y4Y5Y6Y7ABCE2BE2AE1“1”D數(shù)據(jù)輸入地址選擇A0A1A2

輸出地址選擇信號(hào)

A2A1A0000Y0=D001Y1=D010011100101110111Y2=DY3=DY4=DY5=DY6=DY7=D第34頁(yè)/共136頁(yè)兩位1—4線數(shù)據(jù)分配器第35頁(yè)/共136頁(yè)④

實(shí)現(xiàn)存儲(chǔ)器系統(tǒng)的地址譯碼四—十六線譯碼器Y0Y1Y14Y15E1E2ABCDCEA0A1A2A3A4ROM328D0D1D2D3D4D5D6D7CEA0A1A2A3A4ROM328D0D1D2D3D4D5D6D7A5A6A7A8A0A1A2A3A4地址線數(shù)據(jù)線第36頁(yè)/共136頁(yè)3、矩陣式譯碼器(多級(jí)譯碼)用兩級(jí)2-4譯碼器實(shí)現(xiàn)4-16譯碼器地址緩沖A0A1A0A0A1A1第一級(jí)譯碼A1A0A0A0A0A1A1A1第一級(jí)譯碼A3A2A3A2A3A2A3A2【例1】第二級(jí)譯碼第37頁(yè)/共136頁(yè)二級(jí)譯碼第一級(jí)譯碼地址緩沖第二級(jí)譯碼A0A1A2A3Y0Y1522222222222224224(2

22表示2輸入與非門4個(gè)，224表示2輸入與非門16個(gè))第38頁(yè)/共136頁(yè)【例2】用兩級(jí)4-16譯碼器實(shí)現(xiàn)8-256譯碼器ABCDEFGHY0

Y1

Y255

Y15

Y16

Y31

ABCD44242428228442424第39頁(yè)/共136頁(yè)三級(jí)譯碼用三級(jí)2-4譯碼器實(shí)現(xiàn)8—256譯碼器222222222222222222222222224224242422828第40頁(yè)/共136頁(yè)4、用譯碼器實(shí)現(xiàn)組合邏輯電路【例1】試用譯碼器和門電路實(shí)現(xiàn)邏輯函數(shù)：F=AB+BC+AC解：將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式，再轉(zhuǎn)換成與非—與非形式。F=ABC+ABC+ABC+ABC=m3+m5+m6+m7=m3m5m6m7用一片74138加一個(gè)與非門就可實(shí)現(xiàn)該邏輯函數(shù)。74138Y0Y1Y2Y3Y4Y5Y6Y7ABCE2BE2AE1ABC“0”“0”“1”F第41頁(yè)/共136頁(yè)【例2】

某組合邏輯電路的真值表如表所示，試用譯碼器和門電路設(shè)計(jì)該邏輯電路。解：74138Y0Y1Y2Y3Y4Y5Y6Y7ABCE2BE2AE1ABC“0”“0”“1”真值表CBALFG可見，用譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)時(shí)，優(yōu)點(diǎn)更明顯。第42頁(yè)/共136頁(yè)二、碼制變換譯碼器

二—十進(jìn)制碼(8421碼)至十進(jìn)制碼譯碼器(BCD譯碼器)余三碼至十進(jìn)制碼譯碼器余三循環(huán)碼至十進(jìn)制碼譯碼器第43頁(yè)/共136頁(yè)完全譯碼的BCD譯碼器

當(dāng)輸入ABCD出現(xiàn)0101~1111時(shí)，譯碼器輸出Y0~9均為“1”。

Y0~9表達(dá)式為1111111111111110BADC0011011000110110Y0=ABCDY1=ABCDY9=ABCD第44頁(yè)/共136頁(yè)完全譯碼的BCD譯碼器電路圖ABCDY0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y0=ABCDY1=ABCDY9=ABCDY2=ABCDY3=ABCDY4=ABCDY5=ABCDY6=ABCDY7=ABCDY8=ABCD第45頁(yè)/共136頁(yè)不完全譯碼的BCD譯碼器當(dāng)ABCD＝0101~1111時(shí)，Y0~9均為任意值1111111110BADC0011011000110110第46頁(yè)/共136頁(yè)不完全譯碼的BCD譯碼器電路圖Y0~9表達(dá)式為Y0=ABCDY1=ABCDY9=ADY2=ABCY3=ABCY4=ABCY5=ABCY6=ABCY7=ABCY8=ADY0Y1Y2Y3Y4Y5Y6Y7Y8Y9ABCD第47頁(yè)/共136頁(yè)集成8421BCD譯碼器744212345678+VCC

A

B

C

D

Y9Y8Y7744216151413121110912345678Y0Y1Y2Y3Y4Y5Y6地

7442為完全譯碼的BCD譯碼器，沒(méi)有“使能”端。第48頁(yè)/共136頁(yè)7442的靈活應(yīng)用1、用作有“使能”的三輸入變量譯碼器7442Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9ABCDABC輸入E

使能Y0Y1Y2Y3Y4Y5Y6Y7輸出不用第49頁(yè)/共136頁(yè)2、BCD譯碼器的擴(kuò)展Y0Y8Y9Ⅱ

ABCDY0Y8Y9Ⅲ

ABCDY0Y8Y9Ⅳ

ABCDY0Y8Y9Ⅴ

ABCDY0Y2Y4Y6Y1Y3Y5Y7Y8Y10Y12Y14Y9Y11Y13Y15Y16Y18Y20Y22Y17Y19Y21Y23Y24Y26Y28Y30Y25Y27Y29Y31ABEY0Y1Y2Y3Ⅰ

輸出ABCDE使能輸入第50頁(yè)/共136頁(yè)3、組成輸出分配器Y0Y8Y9Ⅱ

ABCDY0Y8Y9Ⅲ

ABCDY0Y8Y9Ⅳ

ABCDY0Y8Y9Ⅴ

ABCDY0Y2Y4Y6Y1Y3Y5Y7Y8Y10Y12Y14Y9Y11Y13Y15Y16Y18Y20Y22Y17Y19Y21Y23Y24Y26Y28Y30Y25Y27Y29Y31輸出X0X1X2X3X4使能地址Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9Ⅰ

ABCD數(shù)據(jù)第51頁(yè)/共136頁(yè)三、數(shù)字顯示譯碼器

常用的數(shù)字顯示器有多種類型；

按顯示方式分：有字型重疊式、點(diǎn)陣式、分段式等。

按發(fā)光物質(zhì)分：有半導(dǎo)體顯示器，又稱發(fā)光二極管(LED)顯示器、熒光顯示器、液晶顯示器、氣體放電管顯示器等。七段數(shù)碼顯示器abfgecd?fg

abedc?七段發(fā)光二極管顯示譯碼器示意圖A0A1

A2A3YaYbYg顯示譯碼器輸入為

8421BCD碼abg第52頁(yè)/共136頁(yè)字形顯示abfgecd?fg

abedc?第53頁(yè)/共136頁(yè)LED連接方式七段數(shù)字顯示器分為共陰極和共陽(yáng)極兩種。abcdefg+++++?共陰極接法+VCC?abcdefg共陽(yáng)極接法若采用共陽(yáng)極LED，顯示譯碼器的輸出應(yīng)為低電平輸出有效；若采用共陰極LED，則高電平輸出有效。注意第54頁(yè)/共136頁(yè)顯示譯碼器的真值表第55頁(yè)/共136頁(yè)常用顯示譯碼器7447(低電平輸出有效）7449(高電平輸出有效)7448(高電平輸出有效)7448的邏輯功能：LT—燈測(cè)試(低電平有效)BI/

RBO—滅燈輸入/滅零輸出(低電平有效)RBI—滅零輸入；(低電平有效)當(dāng)RBI=0;A3A2A1A0=0

時(shí)燈滅，RBI=1;A3A2A1A0=0時(shí)，顯示0。第56頁(yè)/共136頁(yè)7448真值表abfgecd?fg

abedc?第57頁(yè)/共136頁(yè)7448電路圖第58頁(yè)/共136頁(yè)7448的連接0010001

將BI/RBO和RBI配合使用，可以實(shí)現(xiàn)多位數(shù)顯示時(shí)的“無(wú)效0消隱”功能?！?”“1”RBIRBORBIRBORBIRBORBIRBORBORBIRBORBIRBORBI7448744874487448744874487448第59頁(yè)/共136頁(yè)§4—2數(shù)據(jù)選擇器

在多路數(shù)據(jù)傳送過(guò)程中,能夠根據(jù)需要將其中任意一路挑選出來(lái)的電路,叫數(shù)據(jù)選擇器,也稱為多路選擇器或多路開關(guān).D0D1Dn-1A0A1Am-1Y數(shù)據(jù)選擇器數(shù)據(jù)輸入端輸出端控制端數(shù)據(jù)選擇器示意框圖若有n個(gè)輸入，則稱n選1數(shù)據(jù)選擇器。第60頁(yè)/共136頁(yè)常用數(shù)據(jù)選擇器74157——4位二選一數(shù)據(jù)選擇器第61頁(yè)/共136頁(yè)常用數(shù)據(jù)選擇器74153——雙四選一數(shù)據(jù)選擇器第62頁(yè)/共136頁(yè)常用數(shù)據(jù)選擇器74151——八選一數(shù)據(jù)選擇器第63頁(yè)/共136頁(yè)四選一數(shù)據(jù)選擇器YD3ED2D1D0S0S1D3D2D1D0S1S0EMUXYY=ES1S0D3+ES1S0D2+ES1S0D1+ES1S0D0第64頁(yè)/共136頁(yè)有使能端的雙4選1數(shù)據(jù)選擇器（輸出結(jié)構(gòu)：W=Y）1Y1W2Y2W++1D01D11D21D32D02D12D22D3S0S11E2E.......................第65頁(yè)/共136頁(yè)選擇器擴(kuò)展【例1】利用一片74153構(gòu)成一個(gè)8選1數(shù)據(jù)選擇器。S2Y+D7D6D5D4D3D2D1D0輸入1D31D21D11D0E1S0S174153Y2Y12D32D22D12D0E2S1S0第66頁(yè)/共136頁(yè)【例2】用雙4選1選擇器擴(kuò)展成16選1選擇器S3S2S1S0Y00D00001D110D211D30100D401D510D611D700D810

01D910D1011D111100D1201D1310D1411D15

兩種不同的擴(kuò)展方案，從功能表上分析，可以先選低兩位，也可以先選高兩位。16選1功能表第67頁(yè)/共136頁(yè)方案一：用雙4選1選擇器(無(wú)使能端)擴(kuò)展成16選1選擇器邏輯結(jié)構(gòu)：S1S0控制第一層選擇，

S3S2控制第二層選擇。S0

S1

D0

D3

Y

D0

D3

Y

S0

S1

D0

D3

Y

D0

D3

Y

S0

S1

D0

D3

Y

S1

S0

S3

S2

D0

D3

D4

D7

D8

D11

D12

D15

..第68頁(yè)/共136頁(yè)方案二：用雙4選1選擇器(無(wú)使能端)擴(kuò)展成16選1選擇器S0

S1

D0

D3

Y

D0

D3

Y

S0

S1

D0

D3

Y

D0

D3

Y

S0

S1

D0

D3

Y

S3

S2

S1

S0D0D4D8D12D1D5D9D13D2D6D10D14D3D7D11D15邏輯結(jié)構(gòu)：S3S2控制第一層選擇，

S1S0控制第二層選擇。第69頁(yè)/共136頁(yè)方案三：用雙4選1選擇器(有使能端)擴(kuò)展成16選1選擇器用譯碼器＋數(shù)據(jù)選擇器，一級(jí)選擇就可以。

高兩位控制端經(jīng)譯碼后分別控制數(shù)據(jù)選擇器的使能端E，以實(shí)現(xiàn)擴(kuò)展。輸出級(jí)是OC門，因此可以“線與”。S3S2S1S0ED0D3D4D7D8D11D12D151W2W1W2WVCCRLYABEY0Y1Y2Y3S1S1S0S0E1D01D3E2D02D3E1D01D3E2D02D3......第70頁(yè)/共136頁(yè)數(shù)據(jù)選擇器用于總線發(fā)送控制S0

S1

S2

ABCH8選1數(shù)據(jù)選擇器ABCABUSBBUSCBUS第71頁(yè)/共136頁(yè)函數(shù)發(fā)生器用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)【例1】利用選擇器實(shí)現(xiàn)邏輯函數(shù)Y（A,B,C）=（1,2,4,6,7）

數(shù)據(jù)選擇器可以看成是N個(gè)控制端選擇2N個(gè)最小項(xiàng)組成的“與-或”表達(dá)式。選擇某些輸入為“1”，就是選中這些最小項(xiàng)組成邏輯函數(shù)。用八選一74151Y=m1+m2+

m4+m6+m7=ABC+ABC+ABC+ABC+ABC74151D7D6D5D4D3D2D1D0S1S0YS2YCBA“1”=ABC0+ABC1+ABC1+ABC0+ABC1+ABC0+ABC1+ABC1第72頁(yè)/共136頁(yè)用四選一74153Y=ABC+ABC+ABC+ABC+ABC=AB?C+AB?C+AB?1+AB?CAB1D31D21D11D0E1S0S174153Y2Y12D32D22D12D0E2YC.“1”.第73頁(yè)/共136頁(yè)【例2】利用八選一數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)

Y=ACD+ABCD+BC+BCDBADC0011011000110110111111111Y=DCB?0+DCB?1+DCB?0+DCB?1+DCB?A+DCB?A+DCB?A+DCB?174151D7D6D5D4D3D2D1D0S1S0YS2YDCB“1”A.....第74頁(yè)/共136頁(yè)數(shù)據(jù)同比較器—【例】分析下面組合邏輯電路的邏輯功能S2S1S0ES3S2S1YYD7D6D5

D4D3D2

D1D0

Y7Y6Y5

Y4Y3Y2

Y1Y0

A2A1A074LS15174LS138A2A1A0B2B1B0AB比較結(jié)果：若A=B，則Y=0，反之，Y=1。只能比較兩個(gè)二進(jìn)制數(shù)是否相同，而不能比較其大小。第75頁(yè)/共136頁(yè)§4—3編碼器功能：將譯碼器反過(guò)來(lái)，對(duì)應(yīng)輸入的每一個(gè)狀態(tài)，輸出一個(gè)編碼。

二進(jìn)制編碼器

二—十進(jìn)制編碼器優(yōu)先編碼器第76頁(yè)/共136頁(yè)一、二進(jìn)制編碼器1.定義：用n位二進(jìn)制代碼對(duì)2n個(gè)信號(hào)進(jìn)行編碼的電路叫做二進(jìn)制編碼器示意框圖：二進(jìn)制編碼器Y0Y1Yn–1I0I2n–1輸入2n個(gè)信號(hào)輸出n位二進(jìn)制代碼I12.特點(diǎn)：任意一時(shí)刻只能對(duì)一個(gè)信號(hào)進(jìn)行編碼，即只允許一個(gè)信號(hào)為有效電平（低電平或高電平），而其余信號(hào)為無(wú)效電平。第77頁(yè)/共136頁(yè)【例】設(shè)計(jì)8—3線二進(jìn)制編碼器8個(gè)輸入信號(hào)分別用I0~I7表示，且高電平有效；輸出的三位二進(jìn)制代碼分別用Y0、Y1、Y2表示。簡(jiǎn)化編碼表Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7=I4I5I6I7=I2I3I6I7=I1I3I5I7A1A0A2Y2Y1Y0Y2I7I6I5I4I3I2I1I0輸入輸出I0=1Y2Y1Y0000001010011100111110101I1=1I2=1I3=1I4=1I5=1I7=1I6=1第78頁(yè)/共136頁(yè)二、8421碼編碼器輸入輸出I0=1I1=1I2=1I3=1I4=1I5=1I6=1I7=1Y2Y1Y000000001001000110100011101100101Y3I8=1I9=110001001Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7+I9Y3=I8+I9R+VCCY2Y1Y0I7I6I5I4I3I2I1I0I8I9+Y3+++第79頁(yè)/共136頁(yè)三、優(yōu)先編碼器1.定義：可以對(duì)同時(shí)輸入的多個(gè)信號(hào)中具有優(yōu)先權(quán)的信號(hào)進(jìn)行編碼的編碼器。優(yōu)先級(jí)別是由編碼者事先規(guī)定好的。2.特點(diǎn)：任意一時(shí)刻可以允許多個(gè)輸入信號(hào)同時(shí)有效。第80頁(yè)/共136頁(yè)【例】設(shè)計(jì)一個(gè)三位二進(jìn)制優(yōu)先編碼器。優(yōu)先級(jí)別為I7

I0輸入I7I6I5I4I3I2I1I0輸出Y2Y1Y011101110001101000110000001011000001010000000100100000001000輸出信號(hào)最簡(jiǎn)表達(dá)式：（略）邏輯圖：（略）第81頁(yè)/共136頁(yè)集成優(yōu)先編碼器——74148（8線-3線）1011111111E0X10XXXXXXX01111XXXXXXX1100000000GS111111110711111111101111111110110111110010111110X01001110XX0011110XXX001010XXXX00010XXXXX0000XXXXXX0A2A1A0

654321E1(1)輸入、輸出均以低電平作為有效信號(hào)。(2)E1—使能輸入(3)E0—使能輸出?！半娐饭ぷ?，但無(wú)編碼輸入”(4)GS—擴(kuò)展端?！半娐饭ぷ?，有編碼輸入”第82頁(yè)/共136頁(yè)集成優(yōu)先編碼器——74148A0=(7+765+76543+7654321)E1=(7+65+643+6421)E1A1=(7+76+76543+765432)E1=(7+6+543+542)E1A2=(7+76+765+7654)E1=(7+6+5+4)E1E0=76543210E1GS=E0?E1

1011111111E0X10XXXXXXX01111XXXXXXX1100000000GS111111110711111111101111111110110111110010111110X01001110XX0011110XXX001010XXXX00010XXXXX0000XXXXXX0A2A1A0

654321E1第83頁(yè)/共136頁(yè)集成優(yōu)先編碼器——74148A0=(7+765+76543+7654321)E1=(7+65+643+6421)E1A1=(7+76+76543+765432)E1=(7+6+543+542)E1A2=(7+76+765+7654)E1=(7+6+5+4)E1E0=76543210E1GS=E0?E1

7IE1I1I2I543I6IIA01A2AEOGS0I111111111111≥1≥1≥1≥1&&&&第84頁(yè)/共136頁(yè)【例1】A3

A2A1

A01EA2A1

A0E0Gs7654321074148(2)1EA2A1

A0E0Gs7654321074148(1)07815若高位片有“0”輸入，高位E0=1,禁止低位片。若高位片無(wú)“0”輸入，高位E0=0,低位片工作。輸入A3A2A1A0I0=01111I1=01110I7=01000I8=00111I15=00000將8-3優(yōu)先編碼器擴(kuò)展為16-4優(yōu)先編碼器第85頁(yè)/共136頁(yè)【例2】分析下面組合邏輯電路的邏輯功能8421碼優(yōu)先編碼器如何用74148擴(kuò)展成32線—5線優(yōu)先編碼器？72I0I1F6I5I4II3I0I74148FEIE0GS21FII457I162III03II11I98IY0Y1Y2Y3&&GGGG1234第86頁(yè)/共136頁(yè)【例3】S2S1S0S2S1S0S2S1S064位輸入優(yōu)先編碼器(并聯(lián)擴(kuò)展)第87頁(yè)/共136頁(yè)§4—4數(shù)字比較器一.一位數(shù)值比較器1.定義：用來(lái)比較兩個(gè)一位二進(jìn)制數(shù)大小的電路。2.真值表：Ai

Bi

YA>B0000101011100010YA<BYA=B1001YA>B=AiBiYA<B=AiBi3.邏輯圖：YA=B=AiBi+AiBi=AiBi+AiBiYA<BYA=BYA>BAiBi11&&=第88頁(yè)/共136頁(yè)二、四位數(shù)值比較器A3A2A1A0B3B2B1B0從高位開始比較，若A3>B3

則A>B，若A3<B3

則A<B，若A3=B3

則再比較低位A3B3A2B2A1B1A0B0A>BA<BA=BA3>B3XXX100A3<B3XXX010A3=B3A2>B2XX100A3=B3A2<B2XX010A3=B3A2=B2A1>B1X100A3=B3A2=B2A1<B1X010A3=B3A2=B2A1=B1A0>B0100A3=B3A2=B2A1=B1A0<B0010A3=B3A2=B2A1=B1A0=B0001第89頁(yè)/共136頁(yè)四位數(shù)值比較器Ai>Bi的條件：Ai=1，Bi=0；即Ai<Bi的條件：Ai=0，Bi=1；即Ai=Bi的條件：Ai?Bi=1或Zi=Ai?AiBi=1Ai?Bi=1或Wi=Bi?AiBi=1AiBi=1或Yi=Ai?AiBi+Bi?AiBi=1(A>B)=W3+Y3W2+Y3Y2W1+Y3Y2Y1W0+Y3Y2Y1Y0(A<B)=(A=B)=集成化四位數(shù)值比較器7485A3A1B3B1A2A0B2B0YA<BYA>BYA=B7485A>BA<BA=B低位比較輸入第90頁(yè)/共136頁(yè)7485邏輯圖第91頁(yè)/共136頁(yè)【例】用兩片7485構(gòu)成七位數(shù)值比較器。分段比較：先比較高三位，若A6A5A4=B6B5B4，再比較低四位。七位數(shù)碼輸入比較輸出YA<BYA>BYA=BA>BA<BA=BA3A2A1A0B3B2B1B07485（2）A6A5A4B6B5B4“1”A3A2A1A0B3B2B1B0YA<BYA>BYA=BA>BA<BA=B7485（1）A3A2A1A0B3B2B1B0第92頁(yè)/共136頁(yè)用7485構(gòu)成五位數(shù)值比較器A3A2A1A4B3B2B1B4YA<BYA>BYA=BA>BA<BA=BA0B07485A>BA<B第93頁(yè)/共136頁(yè)用7485構(gòu)成24位數(shù)值比較器第94頁(yè)/共136頁(yè)§4—5算術(shù)邏輯運(yùn)算單元1、一位加法器（1）半加器不考慮低位進(jìn)位輸入，兩數(shù)碼X、Y相加，稱半加X

Y

F000011101110C0001F=XY

+XY=XY+C=XY=1&FCXYXYFCCO第95頁(yè)/共136頁(yè)（2）全加器COCnXnYnFnCn-1CI被加數(shù)、加數(shù)以及低位的進(jìn)位三者相加稱為“全加”真值表1110100110010100111011101001110010100000CnFnCn-1

Yn

Xn

全減器的真值表如何？第96頁(yè)/共136頁(yè)全加器1110100110010100111011101001110010100000CnFnCn-1

Yn

Xn

Fn=XnYnCn–1+XnYnCn–1+XnYnCn–1+XnYnCn–1=Xn(YnCn–1)+Xn(YnCn–1)=XnYnCn–1Cn=XnYnCn–1+XnYnCn–1+XnYnCn–1+XnYnCn–1=(XnYn)Cn–1+XnYn=(XnYn)Cn–1?XnYn第97頁(yè)/共136頁(yè)門電路組成的全加器及其傳輸延遲An

Bn

Cn-1

Fn

經(jīng)化簡(jiǎn)之后，用門電路實(shí)現(xiàn)需要6級(jí)門才能得到全加和！減少傳輸延遲的級(jí)數(shù)，是加法器設(shè)計(jì)的主要矛盾！AnBnDD2

D3D4D5D6D5CnCn–1FnAnBn........第98頁(yè)/共136頁(yè)實(shí)現(xiàn)方案1不化簡(jiǎn)，用全部最小項(xiàng)實(shí)現(xiàn)，需要3級(jí)門。Fn=XnYnCn–1+XnYnCn–1+XnYnCn–1+XnYnCn–1Cn=XnYnCn–1+XnYnCn–1+XnYnCn–1+XnYnCn–1XnYnCn–1FnCn第99頁(yè)/共136頁(yè)實(shí)現(xiàn)方案2寫Fn、Cn的表達(dá)式1111----+++=nnnnnnnnnnnnCYXCYXCYXCYXF1111----+++==nnnnnnnnnnnnCYXCYXCYXCYXFF11--++=nnnnnnnCYCXYXC11--++==nnnnnnnnCYCXYXCC經(jīng)變換后只要2級(jí)門。XnYnCn–1FnCn第100頁(yè)/共136頁(yè)實(shí)現(xiàn)方案31110100110010100111011101001110010100000CnFnCn-1

Yn

Xn

分析全加器真值表中Fn和Cn的關(guān)系,除輸入為”000”和”111”兩種情況以外,Fn和Cn狀態(tài)相反.因此有下述表達(dá)式和電路.Fn=XnYnCn-1+XnCn+YnCn+Cn-1CnCn=XnYn+XnCn–1+YnCn–1XnYnFnCnCn–1Cn要2級(jí)門;Fn要3級(jí)門第101頁(yè)/共136頁(yè)實(shí)現(xiàn)方案4Fn=XnYnCn-1+XnCn+YnCn+Cn-1CnCn=XnYn+XnCn–1+YnCn–1XnYnCn–1FnCnCn要2級(jí)門;Fn要3級(jí)門=XnYnCn–1+XnCn+YnCn+Cn–1Cn=XnYn+XnCn–1+YnCn–1第102頁(yè)/共136頁(yè)集成全加器芯片74183【例】分析下面由全加器構(gòu)成的組合電路的邏輯功能1Xn2Xn1Yn2Yn1Cn2Cn1Cn-12Cn-11Fn2Fn+VCC地1781474183YABCDECnSnAnBn

Cn-CnSnAnBn

Cn-CnSnAnBn

Cn-簡(jiǎn)化真值表：ABCDE狀態(tài)Y111100002個(gè)1111個(gè)1001100102個(gè)11個(gè)1邏輯功能：五人表決電路第103頁(yè)/共136頁(yè)二、四位串行進(jìn)位加法器特點(diǎn)：電路簡(jiǎn)單，連接方便，但運(yùn)算速度慢。第104頁(yè)/共136頁(yè)四位串行進(jìn)位加法器交替使用方案3、方案4兩種電路,減少延遲級(jí)數(shù).C4延遲級(jí)數(shù):4級(jí)F4延遲級(jí)數(shù):4級(jí)+1級(jí)XnYnFnCnCn–1XnYnCn–1FnCn第105頁(yè)/共136頁(yè)三、四位并行進(jìn)位(超前進(jìn)位)加法器

串行進(jìn)位的延遲級(jí)數(shù)與位數(shù)成正比.考慮設(shè)置專用的進(jìn)位形成電路同時(shí)產(chǎn)生各位的進(jìn)位Cn.

進(jìn)位輸入是由專門的“進(jìn)位門”綜合所有低位的加數(shù)、被加數(shù)及最低位進(jìn)位來(lái)提供.稱”快速加法器”或”超前進(jìn)位加法器”第106頁(yè)/共136頁(yè)四位并行進(jìn)位加法器C1、C2、C3、C4形成的條件:011111)(CYXYXC++=01122112222))(()(CYXYXYXYXYX+++++=122222)(CYXYXC++=01122331122332233333))()(())(()(CYXYXYXYXYXYXYXYXYXC+++++++++=2233443344444))(()(YXYXYXYXYXYXC011223344))()()((CYXYXYXYX+++++11224344))()((YXYXYXYX+++++++++=Gi=XiYi

叫產(chǎn)生進(jìn)位函數(shù)Pi=Xi+Yi

叫傳遞進(jìn)位函數(shù)C4=G4+P4G4+P4P3G2+P4P3P2G1+P4P3P2P1C0第107頁(yè)/共136頁(yè)四位并行進(jìn)位加法器按輸入取反碼,輸出也取反碼的規(guī)則，得第108頁(yè)/共136頁(yè)四位并行進(jìn)位加法器改寫為第109頁(yè)/共136頁(yè)四位并行進(jìn)位加法器Cn延遲級(jí)數(shù)與位數(shù)無(wú)關(guān):都是2級(jí);Fn都是3級(jí)C0F1F2F3F4C4X1Y1X2Y2X3Y3X4Y4第110頁(yè)/共136頁(yè)集成四位并行進(jìn)位加法器74283X2Y2C4+V