計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)實(shí)驗(yàn)單周期

計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)實(shí)驗(yàn)單周期第1頁(yè)，共37頁(yè)，2023年，2月20日，星期二使用XilinxISEDesignSuite創(chuàng)建工程示例第2頁(yè)，共37頁(yè)，2023年，2月20日，星期二1.打開(kāi)ISEDesignSuite，單擊界面左上部分的NewProject按鈕。第3頁(yè)，共37頁(yè)，2023年，2月20日，星期二2.在打開(kāi)的窗口中輸入項(xiàng)目名稱(chēng)和路徑，點(diǎn)next。第4頁(yè)，共37頁(yè)，2023年，2月20日，星期二3.根據(jù)提示選擇你所用的開(kāi)發(fā)板的型號(hào)、綜合工具（XST）、仿真工具（ISim）和你所使用的語(yǔ)言（Verilog），點(diǎn)下一步第5頁(yè)，共37頁(yè)，2023年，2月20日，星期二4.核對(duì)一下信息，點(diǎn)finish第6頁(yè)，共37頁(yè)，2023年，2月20日，星期二5.在左上角工程管理區(qū)如圖處點(diǎn)右鍵，選擇“NewSource”第7頁(yè)，共37頁(yè)，2023年，2月20日，星期二6.選擇如圖的文件類(lèi)型，輸入文件名稱(chēng)和路徑，點(diǎn)next。第8頁(yè)，共37頁(yè)，2023年，2月20日，星期二7.可以在此設(shè)置輸入輸出接口，然后點(diǎn)next。第9頁(yè)，共37頁(yè)，2023年，2月20日，星期二8.添加文件后的工程。第10頁(yè)，共37頁(yè)，2023年，2月20日，星期二9.在代碼編輯區(qū)域輸入代碼并保存（圖中代碼只是示意用），圖中的代碼調(diào)用了一個(gè)cu模塊，文件名為sccu。第11頁(yè)，共37頁(yè)，2023年，2月20日，星期二10.添加sccu文件，選擇如圖的文件類(lèi)型，輸入文件名稱(chēng)，點(diǎn)next第12頁(yè)，共37頁(yè)，2023年，2月20日，星期二11.添加sccu文件后的工程，sccu成為sccpu調(diào)用的一個(gè)模塊。第13頁(yè)，共37頁(yè)，2023年，2月20日，星期二使用Isim進(jìn)行仿真第14頁(yè)，共37頁(yè)，2023年，2月20日，星期二1.如圖為一個(gè)32位加法器代碼，以下將對(duì)其進(jìn)行仿真。第15頁(yè)，共37頁(yè)，2023年，2月20日，星期二2.在工程管理區(qū)點(diǎn)擊鼠標(biāo)右鍵，彈出菜單選擇Newsource，彈出界面，輸入文件名，選擇VerilogTestFixture，打鉤addtoproject，單擊NEXT第16頁(yè)，共37頁(yè)，2023年，2月20日，星期二3.選擇要仿真的文件，點(diǎn)擊NEXT。第17頁(yè)，共37頁(yè)，2023年，2月20日，星期二4.點(diǎn)擊“FINISH”，就生成一個(gè)如下圖所示的Verilog測(cè)試模塊。第18頁(yè)，共37頁(yè)，2023年，2月20日，星期二5.ISE能自動(dòng)生成測(cè)試平臺(tái)的完整構(gòu)架，包括所需信號(hào)、端口聲明以及模塊調(diào)用的實(shí)現(xiàn)。所需要完成的工作就是initial….end模塊中的“//Addstimulushere”后面添加測(cè)試向量生成代碼。。第19頁(yè)，共37頁(yè)，2023年，2月20日，星期二6.這里給出示例代碼及注釋?zhuān)a填寫(xiě)完成后點(diǎn)擊保存。第20頁(yè)，共37頁(yè)，2023年，2月20日，星期二7.在工程管理區(qū)上部點(diǎn)擊“Simulation”；選擇要仿真的文件名，過(guò)程管理區(qū)就會(huì)顯示“Isimsimlator”；。第21頁(yè)，共37頁(yè)，2023年，2月20日，星期二8.下拉“Isimsimlator”，選擇“SimulateBehavioralModel”，單擊鼠標(biāo)右鍵，選擇“ProcessProperties”可修改仿真運(yùn)行時(shí)間等。第22頁(yè)，共37頁(yè)，2023年，2月20日，星期二9.修改后，直接雙擊“Isimsimlator”中的“SimulateBehavioralModel”進(jìn)行仿真?？牲c(diǎn)擊工具欄中的“+”及“—”符號(hào)調(diào)整時(shí)間尺度以顯示易于觀察的波形。可右鍵單擊波形，按圖中所示方法以調(diào)整數(shù)據(jù)顯示的進(jìn)制。第23頁(yè)，共37頁(yè)，2023年，2月20日，星期二10.調(diào)整好后的波形圖，根據(jù)填寫(xiě)的仿真文件代碼可知，仿真結(jié)果正確。第24頁(yè)，共37頁(yè)，2023年，2月20日，星期二CPU的指令集、指令譯碼示例和控制信號(hào)產(chǎn)生示例第25頁(yè)，共37頁(yè)，2023年，2月20日，星期二1.CPU的指令集。第26頁(yè)，共37頁(yè)，2023年，2月20日，星期二2.需要符號(hào)擴(kuò)展/零擴(kuò)展的指令意義及說(shuō)明（全部指令的說(shuō)明參見(jiàn)文檔）對(duì)于addi/subird,rs1,imme指令//rdrs1+imme(符號(hào)拓展)rd是目的寄存器號(hào)，立即數(shù)要做符號(hào)拓展到32位。符號(hào)擴(kuò)展：取imme的最高位的值，用其填充imme的左邊所有位至imme成為32位二進(jìn)制數(shù)為止（imme為16位，所以需填充16位）。對(duì)于andi/orird,rs1,imme指令//rdrs1opimme(零拓展)因?yàn)槭沁壿嬛噶?，所以是零拓展。零拓展：?填充imme的左邊所有位至imme成為32位二進(jìn)制數(shù)為止（imme為16位，所以需填充16位）。第27頁(yè)，共37頁(yè)，2023年，2月20日，星期二3.單周期CPU控制信號(hào)生成及指令譯碼示例第28頁(yè)，共37頁(yè)，2023年，2月20日，星期二CPU的基本電路圖框架和文件的組織結(jié)構(gòu)第29頁(yè)，共37頁(yè)，2023年，2月20日，星期二CPU的基本電路圖框架(需要補(bǔ)全控制信號(hào)和一些線(xiàn)路)第30頁(yè)，共37頁(yè)，2023年，2月20日，星期二CPU的文件組織結(jié)構(gòu)第31頁(yè)，共37頁(yè)，2023年，2月20日，星期二實(shí)驗(yàn)中使用的底層模塊的實(shí)現(xiàn)第32頁(yè)，共37頁(yè)，2023年，2月20日，星期二1.寄存器堆的電路符號(hào)及各信號(hào)的意義。第33頁(yè)，共37頁(yè)，2023年，2月20日，星期二2.寄存器堆的代碼實(shí)現(xiàn)。第34頁(yè)，共37頁(yè)，2023年，2月20日，星期二3.帶有異步清