CPLD 在線纜快速測試技術(shù)中的應(yīng)用-設(shè)計(jì)應(yīng)用

精品文檔-下載后可編輯CPLD在線纜快速測試技術(shù)中的應(yīng)用-設(shè)計(jì)應(yīng)用1.引言

隨著電子技術(shù)的發(fā)展，復(fù)雜可編程邏輯器件CPLD（ComplexProgrammableLogicDevice）以其高速、高可靠以及開發(fā)便捷、規(guī)范、能完成任何數(shù)字器件功能的優(yōu)點(diǎn)[1]，越來越廣泛地應(yīng)用于電子儀器中。

線纜的安裝質(zhì)量的好壞將直接影響電氣柜的質(zhì)量，因此線纜測試是電氣柜線纜安裝過程中非常重要的環(huán)節(jié)。線纜快速測試技術(shù)是指實(shí)時(shí)、高效、準(zhǔn)確、同時(shí)測試多條線纜的連通性能（通斷、短路、錯(cuò)接），是目前多數(shù)電氣傳動(dòng)類企業(yè)所希望使用的技術(shù)[2]。

本文根據(jù)國內(nèi)外線纜測試技術(shù)的發(fā)展及生產(chǎn)企業(yè)的實(shí)際要求，設(shè)計(jì)了一種新型便攜式線纜組快速測試系統(tǒng)。該測試系統(tǒng)采用兩塊CPLD用于接口電路，從而實(shí)現(xiàn)多組線纜(內(nèi)有多條導(dǎo)線)同時(shí)測試，檢測線纜的通斷、短路和錯(cuò)接情況，進(jìn)而達(dá)到快速檢測線纜連通性能的目的。

2.測試系統(tǒng)工作原理

線纜的連通性是指線纜中任意兩根線之間不得短路、斷路及錯(cuò)接[3]，是其他線纜特性測試的基礎(chǔ)。電氣柜因型號(hào)不同，每組線纜的數(shù)量不同，多者可達(dá)幾十條，少者僅有幾條。為了使測試系統(tǒng)的應(yīng)用具有廣泛性，本文將CPLD引入設(shè)計(jì)中，將被測線纜組接于兩塊基于CPLD的接口電路之間。用戶通過鍵盤輸入待檢測線纜組的圖號(hào)，然后按開始鍵后CPLD工作，輸入的信號(hào)通過被測線纜輸出到另一CPLD進(jìn)行數(shù)據(jù)信息匯總，然后通過SPI（SerialPeripheralInterface）接口模塊將數(shù)據(jù)傳遞給單片機(jī)進(jìn)行處理，單片機(jī)對(duì)比接收和發(fā)射的數(shù)據(jù)，從而判斷出線纜組中每條線纜的連接狀況，并將測試結(jié)果通過液晶顯示屏顯示。測試系統(tǒng)原理框圖如圖1所示。

3.CPLD的設(shè)計(jì)

整個(gè)測試系統(tǒng)采用兩塊CPLD（EPM7128），一塊作為信號(hào)源（CPLD1#），另一塊作為信號(hào)采集（CPLD２#）。CPLD1#的主要工作是接收單片機(jī)發(fā)來的‘Start’和‘CP’命令，并以‘CP’為觸發(fā)信號(hào)將‘１’進(jìn)行移位且并行輸出（位數(shù)與被測線數(shù)相等）。其內(nèi)部模塊連接圖如圖2所示[6-7]。

CPLD２#的主要工作是將由CPLD１#輸出的信號(hào)經(jīng)過被測線纜進(jìn)行采集，且將并行位數(shù)轉(zhuǎn)換成串行數(shù)據(jù)傳給單片機(jī)進(jìn)行處理，其內(nèi)部模塊連接圖如圖3所示，其中包括SST_AND和CPLD_MCU兩個(gè)模塊[6-7]。SST_AND與門電路的主要作用是：只有CPLD2#在工作時(shí)單片機(jī)才能向CPLD1#中輸出數(shù)據(jù)，這樣保證數(shù)據(jù)的可靠性和正確性；CPLD_MCU模塊的作用是完成輸入數(shù)據(jù)的并/串轉(zhuǎn)換，將轉(zhuǎn)換好的數(shù)據(jù)通過SPI接口傳送給單片機(jī)。值得注意的是，實(shí)際應(yīng)用時(shí)還應(yīng)在CPLD2#的I/O口上增加下拉電阻，以避免采集信號(hào)時(shí)出錯(cuò)。

4.仿真實(shí)驗(yàn)

為驗(yàn)證設(shè)計(jì)的接口電路是否能夠?qū)崿F(xiàn)系統(tǒng)要求，本文對(duì)兩塊CPLD進(jìn)行了仿真實(shí)驗(yàn)。CPLD1#的仿真波形如圖4所示。

圖4CPLD1#仿真波形

由圖4可知，當(dāng)CPLD1#接收到‘Start’命令后，在‘CP’觸發(fā)信號(hào)的作用下，Sign_out端口依次輸出（00001000）B、（00010000）B、（00100000）B等信號(hào)，實(shí)現(xiàn)了將‘１’進(jìn)行移位且并行輸出。

SST_AND模塊的仿真波形如圖5所示，CPLD_MCU的仿真波形如圖6所示。

在圖5中，SS端的信號(hào)來自單片機(jī)，當(dāng)SS端的信號(hào)與CPLD1#的CP_out端信號(hào)皆為高電平時(shí)，CPLD2#才可開始采集信號(hào)。由圖6可知，由CPLD1#輸出的8位并行數(shù)據(jù)（10101101）B經(jīng)Sign_in端口進(jìn)入CPLD2#的CPLD_MCU模塊進(jìn)行轉(zhuǎn)換，MISO端輸出為串行數(shù)據(jù)。

通過圖4-圖6的仿真結(jié)果可知，設(shè)計(jì)的CPLD接口電路能夠?qū)崿F(xiàn)多條線纜的同時(shí)測量。本文設(shè)計(jì)的CPLD接口電路多能同時(shí)測量64條線纜的連通性能（受CPLD芯片I/O引腳數(shù)量的限制），若要同時(shí)測試更多線纜，只需更換CPLD芯片即可。

5.總結(jié)

本文作者創(chuàng)新點(diǎn)：利用CPLD器件