FPGA與PCB板焊接連接失效分析

精品文檔-下載后可編輯FPGA與PCB板焊接連接失效分析大多數(shù)的電子系統(tǒng)中，包括很多商用和國防領域都在使用FPGA，并且多數(shù)FPGA使用的是BGA封裝形式。

BGA一出現(xiàn)便成為CPU、南北橋等VLSI芯片的高密度、高性能、多功能及高I/O引腳封裝的選擇。其特點有：

1.I/O引腳數(shù)雖然增多，但引腳間距遠大于QFP，從而提高了組裝成品率；

2.雖然它的功耗增加，但BGA能用可控塌陷芯片法焊接，簡稱C4焊接，從而可以改善它的電熱性能：

3.厚度比QFP減少1/2以上，重量減輕3/4以上；

4.寄生參數(shù)減小，信號傳輸延遲小，使用頻率大大提高；

5.組裝可用共面焊接，可靠性高；

6.BGA封裝仍與QFP、PGA一樣，占用基板面積過大；

美國銳拓集團公司（Ridgetop-Group）開發(fā)了SJ-BIST解決方案，來解決關鍵設備由于焊接而導致的故障。作為一系列的故障預測產(chǎn)品中的一員，SJ-BIST對工作中的FPGA的焊接失效提供了實時檢測手段。

焊接點故障失效經(jīng)常發(fā)生在FGPA,在所有類型的商業(yè)和國防產(chǎn)品中。當FPGA被封裝在BGA封裝件中后，F(xiàn)PGA很容易受焊接連接失效的影響。焊接失效的原因不能被孤立出來，早期檢測發(fā)現(xiàn)是非常困難的，間歇性的故障會隨著時間的升級直到設備提供不可靠的性能或無法操作。不過，正如經(jīng)常發(fā)生的情況，這個問題也是可以解決的，它就是Ridgetop-GroupSJ-BIST.

通常意義上講，焊接失效就是焊接接頭由于各種因素，在一定條件下斷裂（如：應力、溫度、材質、焊接質量和實際使用工況條件等）。接頭一旦失效，就會使相互緊密聯(lián)系成一體的構件局部分離、撕裂并擴展，造成焊接結構損壞，致使設備停機，影響正常生產(chǎn)。

有哪些因素可造成焊接連接失效呢？

常見失效原因：

1）應力相關的失效--針對工作中的器件

通常情況下，材料本身的缺陷（如化學成分的不均勻性、局部微觀裂紋），焊縫由于各種原因產(chǎn)生的冷熱裂紋、未焊透、夾渣、氣孔及咬邊等，焊接過程中近縫區(qū)較高的殘余應力（包括焊縫及熱影響區(qū)相變的組織應力），以及焊接過程高溫下的組織軟化和冷卻后產(chǎn)生的脆化等，都是造成接頭失效的根源，也為接頭的脆斷或擴展提供了條件。

現(xiàn)行的預測焊接連接失效的方法是統(tǒng)計退化模型。但是，由于統(tǒng)計在大量樣品存在時才具有實際意義，基于統(tǒng)計的模型充其量也只能是一種權宜的解決辦法。銳拓集團公司的SJ-BIST可以提供一個直接的，實時的衡量和預測焊接連接失效的手段。

2）與制造生產(chǎn)相關的故障

因為焊接點失效也發(fā)生在生產(chǎn)制造過程中。Ridegtop-GroupSJ-BIST可以監(jiān)測到未安裝好的FPGA。這些與制造業(yè)相關的故障有它自己的一套檢測的挑戰(zhàn)。目視檢查是目前所采用的確定在制造環(huán)境中的失效的方法。主要的缺點是無法進行測試和檢查焊點。

目視檢查僅限于FPGA的外排的焊接點，而電路板尺寸和其他表面安裝元件限制了更進一步的視野。隨著BGA封裝陣列密度的增加，焊接球的偏差變得更嚴格。在細間距的BGA封裝中，有數(shù)以千計1.0毫米間距和0.60毫米球直徑的焊接球。在這些條件下，焊盤的諧調和焊接的不充分成為焊盤的斷開和部分斷開的故障的主要成因。當焊接不浸濕焊盤時，即使百分之百的x射線的檢查是不能保證找到焊點斷裂。涉及焊球并粘貼毛細滲透到鍍通孔的另一種缺陷是不容易識別，甚至還與X線成像。

作為一個內嵌式軟核，Ridgetop-GroupSJ-BIST是在生產(chǎn)制造環(huán)境中真正適合PCB-FPGA監(jiān)測。

BGA封裝連接失效（用于熱循環(huán)）的定義：

業(yè)界關于BGA封裝連接失效的定義是：

１。大于300歐姆的峰值電阻持續(xù)200納秒或更長時間。

２。個失效事件發(fā)生后在10%的時間內發(fā)生10個或更多個失效事件。

焊接失效的類型：

1）焊接球裂縫

隨著時間的推移，焊接部位會因為累積應力的損傷而產(chǎn)生裂縫。裂縫常見于器件與PCB焊接的邊緣。裂縫會造成焊接球與BGA封裝器件或PCB板的部分分開。一種典型的裂縫位置在BGA封裝和焊接球之間，另一種典型的裂縫在PCB和焊接球之間。對已有裂縫的焊接球的繼續(xù)損傷就會導致另一種類型的失效-焊接球斷裂。

2）焊接球斷裂

一旦有了裂縫，后繼的應力會導致焊接球斷裂。斷裂造成焊接球和PCB完全分開，從而導致較長時間的開路狀態(tài)，斷裂面的污染和被氧化。終造成從退化的連接到短時間間歇性的開路一直到較長時間開路。

3）缺少焊接球

導致裂縫，終形成斷裂的后續(xù)機械應力還有可能導致斷裂的焊接球的錯位。缺失的焊接球不僅使該引腳的連接失效，而且錯位的焊接球可能會停留在另一個位置而導致另一個電路的不可想像的短路。

焊接球失效的電信號表現(xiàn)

焊接球斷裂處定期的開開合合會導致間歇性電信號故障。震動，移動，溫度變化，或其他應力可以使斷裂的焊接球開開合合，從而導致電信號的間歇性故障。PCB廠使用的易彎曲的材料使這種間歇性信號也成為可能，例如震動應力造成的斷裂開開合合，難以預測的開開合合的焊接球電路導致間歇性信號，這種間歇性故障很難被診斷。另外，F(xiàn)PGA周圍的I/O緩沖電路使測量焊接網(wǎng)絡的電阻值幾乎不可能。在工作的FPGA中出現(xiàn)故障的器件可能會在測試床上沒有任何故障發(fā)現(xiàn)（NTF）就通過測試，因為焊接處暫時連接上了。很多用戶發(fā)現(xiàn)FPGA工作不正常，用手按一P下，F(xiàn)PGA就工作正常了，也是因為這個原因。

解決方案：SJ-BIST實時檢測焊接狀態(tài)

在美國銳拓集團公司（Ridgetop-Group）的創(chuàng)新發(fā)明之前，沒有很好的，已知的辦法檢測工作中的FPGA的應力失效。目前生產(chǎn)制造中使用的目檢，光學，X-光和可靠性測試等技術很難奏效，因為反映為電信號失效的故障在器件沒有加電源的情況下基本上是看不到的。通過對將要發(fā)生的失效的早期檢測，SJ-BIST支持基于條件（condition-based）的設備維護并能減少間歇性失效。其卓越的靈敏度和度使SJ-BIST可以在兩個時鐘周期內發(fā)現(xiàn)和低至100歐姆的高電阻失效而且沒有誤報警。作為一個可縮放的解決方案，它可以附加在用戶的現(xiàn)存的測試中樞，不會額外增加資源。

銳拓集團公司的SJ-BIST是一個可以授權使用的知識產(chǎn)權內核。它的安裝不需要工具和設備。它是一個Verilog軟內核可以集成在用戶的FPGA中，只需在PCB上增加一個小電容以及在現(xiàn)有的測試程序中增加一小段代碼。在某些情況下，甚至電容也是不需要的。SJ-BIST會占用現(xiàn)有FPGA的門，250FPGA門就足夠了。

SJ-BIST是汽車，工業(yè)控制和