TD-SCDMA終端綜合測(cè)試儀物理層的設(shè)計(jì)與實(shí)現(xiàn)-新品速遞

精品文檔-下載后可編輯TD-SCDMA終端綜合測(cè)試儀物理層的設(shè)計(jì)與實(shí)現(xiàn)-新品速遞TD-SCDMA產(chǎn)業(yè)鏈規(guī)模發(fā)展迅速。隨著3G牌照發(fā)放日益臨近，擺在終端制造商面前的難題是如何保證量產(chǎn)后終端的質(zhì)量，所以，終端生產(chǎn)線在線測(cè)試問(wèn)題亟待解決。

TD-SCDMA終端綜合測(cè)試儀提供了解決方案。它的主要功能是測(cè)試生產(chǎn)線上每臺(tái)終端能否支持特定的業(yè)務(wù)。TD-SCDMA終端綜合測(cè)試儀的實(shí)現(xiàn)十分復(fù)雜，它必須實(shí)現(xiàn)3GPP空中接口中物理層、部分MAC、RLC和RRC層功能以及模擬部分CS域或PS域網(wǎng)功能。由于物理層是實(shí)現(xiàn)終端綜合測(cè)試儀系統(tǒng)的重點(diǎn)和難點(diǎn)，本文將解決關(guān)鍵的物理層設(shè)計(jì)與實(shí)現(xiàn)問(wèn)題。

物理層的主要功能是完成3GPP協(xié)議25.221～25.224規(guī)定的功能，包括傳輸信道向物理信道映射、編碼與復(fù)用、調(diào)制和擴(kuò)頻以及物理層過(guò)程。不同于一般NodeB的物理層，終端綜合測(cè)試儀的物理層還要完成射頻數(shù)據(jù)采集任務(wù)，它是測(cè)量算法測(cè)試終端射頻指標(biāo)的依據(jù)。

硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)方案

物理層硬件架構(gòu)

TD-SCDMA物理層采用通用DSP加FPGA架構(gòu)，如1所示。

TD-SCDMA物理層硬件架構(gòu)，一般有兩種選擇，使用ASIC芯片或者采用通用FPGA+DSP。硬件架構(gòu)決定了設(shè)計(jì)與實(shí)現(xiàn)周期、系統(tǒng)的可擴(kuò)展性等因素?；贏SIC的實(shí)現(xiàn)方案具有低功耗、低成本的特點(diǎn)，但開(kāi)發(fā)周期長(zhǎng)、靈活性差，適合生產(chǎn)批量大的系統(tǒng)?；谕ㄓ肍PGA+DSP軟件的實(shí)現(xiàn)方案具有開(kāi)發(fā)周期短、可擴(kuò)展性好等優(yōu)點(diǎn)，但硬件成本高，適合小批量產(chǎn)品。

考慮到本系統(tǒng)的市場(chǎng)定位，第二種方案更加合適。同時(shí)選用高性能DSP處理芯片，用來(lái)完成一般用FPGA完成的操作，如擴(kuò)頻。DSP芯片選擇德州儀器的TMS320C6416處理器，其參數(shù)如下：主頻1GHz，二級(jí)緩存2MB，配備維特比協(xié)處理器(VCP)和Turbo碼譯碼協(xié)處理器(TCP)。

物理層接口設(shè)計(jì)

圖1所示的硬件架構(gòu)在一塊標(biāo)準(zhǔn)尺寸為1U的12層印刷電路板(基帶板)上實(shí)現(xiàn)。與物理層接口的L2、L3協(xié)議棧，網(wǎng)絡(luò)部分以及射頻測(cè)量算法在標(biāo)準(zhǔn)尺寸為3U的NI嵌入式控制器中實(shí)現(xiàn)(圖1未標(biāo)出)。另外與物理層接口的是AeroFlex射頻單元(圖1未標(biāo)出)。物理上，它們?nèi)咄ㄟ^(guò)PCI-X總線連接。邏輯上，基帶板和嵌入式控制器的通信使用自定義數(shù)據(jù)結(jié)構(gòu)--命令。命令分為兩大類：一類是3GPP協(xié)議規(guī)定的物理層與高層通信的原語(yǔ)，另一類是綜合測(cè)試儀特有的命令。后一類命令主要包括：

1．把特定時(shí)隙的信號(hào)給測(cè)量算法2．根據(jù)測(cè)量模塊指示調(diào)整物理層參數(shù)

3．根據(jù)測(cè)量模塊指示向終端發(fā)送測(cè)量命令

4．其他測(cè)量命令

FPGA電路設(shè)計(jì)與實(shí)現(xiàn)方案

圖l中FPGA選用XilinxVetex芯片，采用VHDL語(yǔ)言描述。

FPGA內(nèi)部包括下行和上行兩條數(shù)據(jù)通路。下行是指基帶板上FPGA的高速數(shù)字信號(hào)流向通用射頻發(fā)射單元AeroFlex3020，上行是指通用射頻接收單元AeroFlex3030的高速數(shù)字信號(hào)流向基帶板上的FPGA。

下行部分的數(shù)字信號(hào)處理包括：接收單倍速的DSP輸出的數(shù)字信號(hào)，根據(jù)3GPP協(xié)議，實(shí)現(xiàn)根升余弦濾波，采用內(nèi)插方法，把單倍速的數(shù)字信號(hào)變?yōu)?4倍速信號(hào)，通過(guò)LVDS模塊發(fā)送給AeroFlex3020。

上行部分的數(shù)字信號(hào)處理流程與下行類似，但是它輸出兩路數(shù)字信號(hào)給DSP。一路4倍速信號(hào)用于解調(diào)TD-SCDMA信號(hào)，另外一路12倍速信號(hào)用于測(cè)量，可以提高測(cè)量的精度。

從以上描述可以看出，一般用FPGA完成的操作，如擴(kuò)頻，都移到了DSP中用軟件程序?qū)崿F(xiàn)。這樣做是為了限度地縮短開(kāi)發(fā)周期。

DSP軟件的設(shè)計(jì)與實(shí)現(xiàn)方案

圖1中DSP的主要功能是根據(jù)3GPP協(xié)議接收高層傳輸?shù)男畔?，生成TD-SCDMA信號(hào)，傳輸給FPGA以及接收FPGA4倍速數(shù)字信號(hào)，之后解調(diào)TD-SCDMA信號(hào)，把解調(diào)后的信號(hào)傳給高層。我們稱前半部分的功能為下行處理功能，后半部分的功能為上行處理功能。由于DSP軟件上行處理方案與下行處理有很強(qiáng)的相似性，除去多用戶檢測(cè)，實(shí)現(xiàn)相對(duì)簡(jiǎn)單，所以只闡述DSP下行處理部分。它包括如下模塊：Mod_TrCH2PhyCH、Mod_Encode_Mux、Mod_Schedule。

為了闡述方便，考慮沒(méi)有智能天線的情況。如果實(shí)現(xiàn)智能天線，只需要稍加擴(kuò)展。

Mod_TrCH2PhyCH設(shè)計(jì)

Mod_TrCH2PhyCH實(shí)現(xiàn)3GPP25.221規(guī)定的功能--將傳輸信道映射到物理信道，如：把BCH映射到PCCPCH。

Mod_TrCH2PhyCH模塊由多個(gè)函數(shù)組成，如PROC_PCCPCH()和PROC_SCCPCH()等。每個(gè)函數(shù)對(duì)應(yīng)3GPP協(xié)議中所支持的物理信道。Mod_Encode_Mux設(shè)計(jì)

它實(shí)現(xiàn)3GPP25.222規(guī)定的編碼和復(fù)用功能，包括CRC校驗(yàn)、信道編碼(卷積碼和Turbo碼)、第1次交織、速率匹配、傳輸信道復(fù)用、第2次交織、比特加擾、第2次交織和物理信道映射。同時(shí)，3GPP25.223規(guī)定的調(diào)制和擴(kuò)頻也在該模塊中實(shí)現(xiàn)。

Mod_Encode_Mux由一些算法模塊組成。每個(gè)算法模塊封裝成一個(gè)函數(shù)。每個(gè)函數(shù)對(duì)應(yīng)3GPP25.222、25.223中規(guī)定的編碼復(fù)用和調(diào)制擴(kuò)頻的一個(gè)步驟。

以上算法的實(shí)現(xiàn)采用近幾年開(kāi)發(fā)的DSP快速算法，如查表法實(shí)現(xiàn)CRC校驗(yàn)，塊XOR法實(shí)現(xiàn)卷積編碼，三階段法實(shí)現(xiàn)Turbo編碼，快速速率匹配算法等。

通過(guò)以上函數(shù)定義，每個(gè)算法都成為一個(gè)獨(dú)立的模塊，便于反復(fù)凋用，使程序結(jié)構(gòu)清晰。以上關(guān)系可以形象地由圖2表示。

Mod_TrCH2PhyCH模塊中其他函數(shù)與PROC_PCCPCH()相似。

3GPP協(xié)議25.221～25.224采用自然語(yǔ)言，必須把它映射成程序可實(shí)現(xiàn)的方式。這就要求在對(duì)協(xié)議有全面把握的基礎(chǔ)上，重新加工組合。圖2給出的結(jié)構(gòu)是本測(cè)試儀的一大特點(diǎn)。它具有以下優(yōu)點(diǎn)：滿足3GPP所有規(guī)范，而且后向兼容TD-SCDMA演進(jìn)系統(tǒng)，滿足實(shí)時(shí)性要求，系統(tǒng)開(kāi)銷小等。

Mod_Schedule設(shè)計(jì)

Mod_Schedule根據(jù)高層命令，調(diào)用Mod_TrCH2PhyCH模塊函數(shù)，實(shí)現(xiàn)3GPP25.224規(guī)定的物理層過(guò)程。這部分設(shè)計(jì)也是本系統(tǒng)的一個(gè)特點(diǎn)。

本部分包含一個(gè)函數(shù)PROC_COM_PARSE和兩個(gè)數(shù)據(jù)結(jié)構(gòu)SET_Sem、SET_Para。SET_Sem是一系列以SEM_開(kāi)頭命名的全局變量，分布在程序的各個(gè)部分，其作用是控制某些程序段是否執(zhí)行。我們把協(xié)議中定義的邏輯映射到一組組對(duì)應(yīng)的信號(hào)量，然后把各組信號(hào)量組成一個(gè)集合，統(tǒng)稱為SET_Sem。這樣，定義了這些信號(hào)量就等于實(shí)現(xiàn)了協(xié)議，所以Mod_Schedule就間接地實(shí)現(xiàn)了3GPP25.224規(guī)定的物理層過(guò)程。

SET_Para提供參數(shù)集合。程序運(yùn)行時(shí)所需要的各種參數(shù)都從這里獲得。

SET_Sem和SET_Para都由PROC_COM_PARSE管理。PROC_COM_PARSE的輸入就是高層傳輸給物理層的命令。

DSP軟件設(shè)計(jì)方案優(yōu)點(diǎn)

協(xié)議一致性

該方案全面實(shí)現(xiàn)了3GPP25.22l～25.224，通過(guò)了物理層協(xié)議一致性測(cè)試。實(shí)現(xiàn)了CSAMR業(yè)務(wù)(MO和MT)以及12.2K、64K、384KRMC參考測(cè)量信道、CELL_FACH和PS域業(yè)務(wù)。同時(shí)，物理層可以支持HSDPA業(yè)務(wù)，吞吐量可達(dá)2.8Mbps。與TD-SCDMA聯(lián)盟內(nèi)所有的芯片廠商和終端廠商都做到了互聯(lián)互通。

運(yùn)行效率

在協(xié)議一致性前提下，該方案在很大程度上降低了實(shí)現(xiàn)復(fù)雜度。由此，DSP程序占用存儲(chǔ)空間小，運(yùn)行速度快。

表1給出了統(tǒng)計(jì)數(shù)據(jù)，數(shù)據(jù)表示每個(gè)TD-SCDMA子幀，即5ms時(shí)間內(nèi)，各個(gè)模塊運(yùn)行占用的DSP周期數(shù)。主頻為720MHz的TMS320C6416處理器，每5ms一個(gè)處理器的處理周期數(shù)為：

5×10-3×720×106=360×106個(gè)周期

由測(cè)試數(shù)據(jù)可見(jiàn)，每5ms的Mod_TrCH2PhyCH與Mod_Schedule運(yùn)行的時(shí)間統(tǒng)計(jì)平均大約為5500個(gè)周期。它們的空間和時(shí)間復(fù)雜度與物理層處理負(fù)荷無(wú)關(guān)。Mod_TrCH2PhyCH和Mod_Schedule開(kāi)銷只占總開(kāi)銷的很小比重，比采用實(shí)時(shí)嵌入式操作系統(tǒng)效率更高，而實(shí)現(xiàn)和調(diào)試的難度更小。同時(shí)，由于采用快速算法，Mod_Encode_Mux充分利用了DSP并行結(jié)構(gòu)，運(yùn)行效率更高。

可擴(kuò)展性

從程序設(shè)計(jì)方法角度看，本文的方案實(shí)際是把一個(gè)物理信道作為單獨(dú)的對(duì)象對(duì)待。在更大的范圍內(nèi)，把整個(gè)物理層看做一個(gè)對(duì)象，這樣做便于把協(xié)議的所有規(guī)定映射到可實(shí)現(xiàn)代碼。TD-SCDMALTE即將啟動(dòng)，即使協(xié)議修改，