受益于快速DAC的無線設(shè)計(jì)-基礎(chǔ)電子

精品文檔-下載后可編輯受益于快速DAC的無線設(shè)計(jì)-基礎(chǔ)電子的先進(jìn)多載波無線和寬帶通信設(shè)備都需要較高的數(shù)據(jù)速率和復(fù)雜的調(diào)制方案。

對于耗費(fèi)數(shù)百億英鎊的無線基礎(chǔ)設(shè)施，信號鏈中的每一個器件都需要盡可能地優(yōu)化，以提高性能、降低成本并減小功耗。

在發(fā)射機(jī)設(shè)計(jì)中，插值濾波器可通過將DAC鏡像移出帶外，來降低數(shù)模轉(zhuǎn)換器(DAC)與上變頻級之間的模擬濾波要求。

同時，在高速DAC中集成使用數(shù)控振蕩器(NCO)的精密復(fù)雜調(diào)制功能，可進(jìn)行更高中頻（IF）信號合成，這樣就無需在RF鏈中配置鏡像抑制濾波器，或者可降低對該濾波器的要求。

IF頻率進(jìn)行微調(diào)同樣可降低生成發(fā)射本振（LO）的要求。利用NCO可滿足通信系統(tǒng)對于信道柵或頻率步進(jìn)大小的要求，不必通過發(fā)射（TX）本振鎖相環(huán)（PLL）的分頻比吸收該步進(jìn)大小，否則會導(dǎo)致更多的小數(shù)雜散。

線性度和效率

為了幫助實(shí)現(xiàn)發(fā)射機(jī)效率，可利用數(shù)字基帶處理糾正通信系統(tǒng)中RF/微波放大器、電纜和其他器件的線性缺陷。

數(shù)字預(yù)失真（DPD）和波峰因素降低（CFR）等先進(jìn)數(shù)字算法，也將成為的功率放大器(PA)線性化技術(shù)，并將發(fā)射機(jī)效率從低于10%提高到超過40%。

數(shù)字預(yù)失真算法需要一個觀測接收機(jī)，通過其中的高帶寬ADC對PA輸出的耦合版本進(jìn)行下變頻處理。

發(fā)射波形的數(shù)字版本與接收波形相比較，由自適應(yīng)算法計(jì)算或更新一系列參數(shù)，以便預(yù)加載下一個發(fā)射波形。

由于融合了自適應(yīng)算法，PA得到線性化處理，從而使輸出失真顯著降低。與其他模擬線性化方法（例如前饋線性化）相比，速度提高以及向精細(xì)線工藝過渡，都會使多天線發(fā)射系統(tǒng)的數(shù)字預(yù)失真更具可伸縮性。

用于產(chǎn)生信號的DAC

超高速DAC已經(jīng)成為現(xiàn)代基站和各類無線基礎(chǔ)設(shè)施（WIFR）系統(tǒng)設(shè)計(jì)中的主要信號發(fā)生器?，F(xiàn)在，這些DAC也能實(shí)現(xiàn)以前由各種附加電路元件（包括基帶處理器）完成的很多功能。

這賦予設(shè)計(jì)師更大的靈活性，使設(shè)計(jì)更簡單、成本和功耗更低，而且還提高了信號質(zhì)量。隨著數(shù)字接口更多地采用低電壓差分信號（LVDS），數(shù)據(jù)速率可達(dá)到1200兆采樣/秒甚至更高，同時功耗和電源電壓保持較低水平。DAC采用高輸入數(shù)據(jù)速率有助于增加發(fā)射路徑輸入帶寬，從而支持更高階數(shù)字預(yù)失真（DPD）算法或更寬的校正帶寬。

LVDS輻射更小，能提供更好的抗擾度和時序。

現(xiàn)在，信號處理DAC可以在復(fù)雜的中頻（IF）直接變頻架構(gòu)中工作，并提供經(jīng)過完全調(diào)制的IFI和Q信號，可直接通過模擬正交調(diào)制器和功率放大器（PA）送入天線，無需進(jìn)行額外的信號調(diào)制。DAC內(nèi)置LVDS接口能提供更大的靈活性，支持標(biāo)準(zhǔn)32位總線的二分之一或四分之一寬度配置，從而盡量減少小系統(tǒng)中的互連。

的先進(jìn)多載波無線和寬帶通信設(shè)備都需要較高的數(shù)據(jù)速率和復(fù)雜的調(diào)制方案。

對于耗費(fèi)數(shù)百億英鎊的無線基礎(chǔ)設(shè)施，信號鏈中的每一個器件都需要盡可能地優(yōu)化，以提高性能、降低成本并減小功耗。

在發(fā)射機(jī)設(shè)計(jì)中，插值濾波器可通過將DAC鏡像移出帶外，來降低數(shù)模轉(zhuǎn)換器(DAC)與上變頻級之間的模擬濾波要求。

同時，在高速DAC中集成使用數(shù)控振蕩器(NCO)的精密復(fù)雜調(diào)制功能，可進(jìn)行更高中頻（IF）信號合成，這樣就無需在RF鏈中配置鏡像抑制濾波器，或者可降低對該濾波器的要求。

IF頻率進(jìn)行微調(diào)同樣可降低生成發(fā)射本振（LO）的要求。利用NCO可滿足通信系統(tǒng)對于信道柵或頻率步進(jìn)大小的要求，不必通過發(fā)射（TX）本振鎖相環(huán)（PLL）的分頻比吸收該步進(jìn)大小，否則會導(dǎo)致更多的小數(shù)雜散。

線性度和效率

為了幫助實(shí)現(xiàn)發(fā)射機(jī)效率，可利用數(shù)字基帶處理糾正通信系統(tǒng)中RF/微波放大器、電纜和其它器件的線性缺陷。

數(shù)字預(yù)失真（DPD）和波峰因素降低（CFR）等先進(jìn)數(shù)字算法，也將成為的功率放大器(PA)線性化技術(shù)，并將發(fā)射機(jī)效率從低于10%提高到超過40%。

數(shù)字預(yù)失真算法需要一個觀測接收機(jī)，通過其中的高帶寬ADC對PA輸出的耦合版本進(jìn)行下變頻處理。發(fā)射波形的數(shù)字版本與接收波形相比較，由自適應(yīng)算法計(jì)算或更新一系列參數(shù)，以便預(yù)加載下一個發(fā)射波形。

由于融合了自適應(yīng)算法，PA得到線性化處理，從而使輸出失真顯著降低。與其它模擬線性化方法（例如前饋線性化）相比，速度提高以及向精細(xì)線工藝過渡，都會使多天線發(fā)射系統(tǒng)的數(shù)字預(yù)失真更具可伸縮性。

用于產(chǎn)生信號的DAC

超高速DAC已經(jīng)成為現(xiàn)代基站和各類無線基礎(chǔ)設(shè)施（WIFR）系統(tǒng)設(shè)計(jì)中的主要信號發(fā)生器?，F(xiàn)在，這些DAC也能實(shí)現(xiàn)以前由各種附加電路元件（包括基帶處理器）完成的很多功能。

這賦予設(shè)計(jì)師更大的靈活性，使設(shè)計(jì)更簡單、成本和功耗更低，而且還提高了信號質(zhì)量。

隨著數(shù)字接口更多地采用低電壓差分信號（LVDS），數(shù)據(jù)速率可達(dá)到1200兆采樣/秒甚至更高，同時功耗和電源電壓保持較低水平。DAC采用高輸入數(shù)據(jù)速率有助于增加發(fā)射路徑輸入帶寬，從而支持更高階數(shù)字預(yù)失真（DPD）算法或更寬的校正帶寬。

LVDS輻射更小，能提供更好的抗擾度和時序。

現(xiàn)在，信號處理DAC可以在復(fù)雜的中頻（IF）直接變頻架構(gòu)中工作，并