基于EMC的普通電子元器件選擇-基礎(chǔ)電子

精品文檔-下載后可編輯基于EMC的普通電子元器件選擇-基礎(chǔ)電子摘要：在現(xiàn)在的電子設(shè)計(jì)中EMI是一個(gè)主要的問(wèn)題。許多電子產(chǎn)品都有非常嚴(yán)格的EMC標(biāo)準(zhǔn)，為了達(dá)到這些要求，要求設(shè)計(jì)者必須從板級(jí)開(kāi)始考慮EMI的抑制。對(duì)于單板的EMC性能而言，元器件的選擇和電路的設(shè)計(jì)以及PCBLayer是影響它的主要因素，文章主要從普通電子元器件的選擇方面來(lái)考慮減少或者抑制EMI.

0引言

隨著信息化社會(huì)的發(fā)展，越來(lái)越多的電子產(chǎn)品經(jīng)常在一起工作，它們之間的干擾也越來(lái)越嚴(yán)重，所以，電磁兼容（EMC）問(wèn)題也就成為一個(gè)電子系統(tǒng)能否正常工作的關(guān)鍵。現(xiàn)在的電子產(chǎn)品一般都會(huì)有嚴(yán)格的EMC標(biāo)準(zhǔn)，而為了達(dá)到這些標(biāo)準(zhǔn)我們都會(huì)在系統(tǒng)設(shè)計(jì)中更多地考慮對(duì)于EMI的抑制或者減輕。但是對(duì)于系統(tǒng)而言能在單板設(shè)計(jì)的過(guò)程中就考慮這些問(wèn)題，因?yàn)殡娐冯m然工作在板級(jí)，但是可能對(duì)系統(tǒng)的其他部件輻射噪音、干擾，從而引起系統(tǒng)級(jí)的問(wèn)題。而要在單板設(shè)計(jì)中就考慮EMC的問(wèn)題，設(shè)計(jì)者就要從選擇器件、設(shè)計(jì)電路和做PCBLayer等方面著手。對(duì)于設(shè)計(jì)電路和做PCBLayer方面已經(jīng)有許多的規(guī)則和一般經(jīng)驗(yàn)來(lái)考慮EMI的問(wèn)題，例如增加走線之間的距離減少電容耦合的干擾；將電源和地平行布置來(lái)化PCB的電容；將敏感及高頻的走線盡量遠(yuǎn)離高干擾的電源走線；加寬電源和地的走線來(lái)減少電源線和地線之間的阻抗等。

本文主要從元器件的選擇，尤其是普通的電子元器件方面來(lái)考慮對(duì)于EMI的抑制。對(duì)于單板電路設(shè)計(jì)而言，我們不可能將EMC放在首要位置來(lái)考慮，但是在不影響電路功能的前提下，對(duì)于一些普通電子元器件的優(yōu)化選擇，尤其是電阻、電容和電感的優(yōu)化選擇，會(huì)對(duì)EMC的提高起到到事半功倍的作用。每種電子元器件都有自己的特性，所以元器件的選擇在電路設(shè)計(jì)中就顯得尤為重要，以下主要從電阻、電容、電感以及集成電路四方面的選擇來(lái)考慮對(duì)于EMI的抑制。

1電阻的選擇

在單板電路設(shè)計(jì)中，電阻是普通也是常用的元器件。但電阻的種類(lèi)十分繁多，各個(gè)類(lèi)型都有自己的優(yōu)缺點(diǎn)和合適的使用場(chǎng)合，因此在合適的電路中選擇適合的電阻顯得尤為重要，有以下一些一般指導(dǎo)可供參考：

從封裝形式上來(lái)看，表面貼裝的電阻比插裝的電阻的寄生效應(yīng)更低，所以首要選擇表面貼裝的電阻。

從有鉛封裝和無(wú)鉛封裝上看，無(wú)鉛封裝的器件肯定優(yōu)選。有鉛封裝的元器件存在著寄生效應(yīng)，尤其在高頻范圍內(nèi)，鉛構(gòu)成了一個(gè)低值電感，大概1nH/mmlead.在終端也可以產(chǎn)生一個(gè)小的電容效應(yīng)，在4pf左右，因此應(yīng)盡可能地減少鉛的長(zhǎng)度。無(wú)鉛的元器件相較而言有更小的寄生效應(yīng)，大約為1nH/mmlead電感效應(yīng)和0.3pf左右的終端電容。

對(duì)于有鉛封裝的電阻而言也有選擇順序，由高到低的選擇次序?yàn)椋禾寄る娮?、金屬氧化膜電阻、線繞電阻。金屬氧化膜電阻在低頻（MHz以下）有顯性的寄生影響，所以它一般適合用在大功率密度和高精度的電路中，這就是我們?cè)诰茈娮柚型x擇金屬氧化膜電阻的原因。線繞電阻有很高的敏感度，所以應(yīng)當(dāng)避免在頻率敏感的電路中應(yīng)用，線繞電阻在大功率處理電路中使用。

在不同的應(yīng)用電路中，電阻放置的位置也尤為重要。在放大電路設(shè)計(jì)中，電阻的選擇極為重要。在高頻范圍內(nèi)，由于在電阻上的感應(yīng)影響，阻抗會(huì)增大，所以增益調(diào)整的電阻應(yīng)盡可能地放置在靠近放大電路的地方，來(lái)降低電路板的感應(yīng)系數(shù)；在上拉、下拉電阻的電路中，晶體管和IC電路的快速通斷會(huì)引起開(kāi)關(guān)噪音。為了降低這種影響，所有的偏置電阻都應(yīng)當(dāng)盡可能地放在靠近有源器件的地方；在穩(wěn)壓及相關(guān)電路中，直流偏置電阻都應(yīng)當(dāng)盡可能地放在靠近有源器件的地方來(lái)降低去耦影響；其次在我們常用的RC濾波網(wǎng)絡(luò)中，必須考慮電阻的感應(yīng)影響，因?yàn)榫€繞電阻的寄生感應(yīng)極容易引起本地振蕩。

2電容的選擇

電容是解決許多EMC問(wèn)題的重要器件，但是電容有不同的類(lèi)型和行為反應(yīng)，所以電容的選擇并不是一件容易的事情。這里我們就普通的電容的類(lèi)型、特性和用法等來(lái)闡述電容的選擇。

我們常用的電容有：鋁電解電容、鉭電容、陶瓷電容。

鋁電解電容通常是在兩個(gè)電解質(zhì)中間纏上螺旋狀的金屬箔構(gòu)成，每單位體積可以達(dá)到很高的電容值，但是也增加了內(nèi)部的感應(yīng)系數(shù)；鉭電容由帶直接焊盤(pán)和腳位連接的塊電解質(zhì)構(gòu)成，它有比電解電容小的感應(yīng)系數(shù)；陶瓷電容由多層的金屬和陶瓷介質(zhì)組成，在低于1MHz的頻率范圍內(nèi)有顯性的寄生效應(yīng)。不同類(lèi)型的電容有著不同的介質(zhì)，而不同的介質(zhì)對(duì)不同的頻率有不同的響應(yīng)，所以說(shuō)電容的選擇和使用的頻率范圍有著密切的關(guān)系。鋁和鉭電解電容在低頻結(jié)尾處有優(yōu)勢(shì)，主要在蓄能和低頻電路中使用；在中頻范圍內(nèi)（kHz~MHz）陶瓷電容有優(yōu)勢(shì)，主要用作去耦和高頻濾波；低漂移的陶瓷電容和云母電容主要用在超高頻或者微波電路中。

不管什么類(lèi)型的電容，我們一般都用作兩個(gè)方面，旁路和去耦。所以我們也可以根據(jù)應(yīng)用場(chǎng)合將電容分為旁路電容和去耦電容兩大類(lèi)。對(duì)于同一個(gè)電路來(lái)說(shuō)，旁路（bypass）電容是把輸入信號(hào)中的高頻噪聲作為濾除對(duì)象，把前級(jí)攜帶的高頻雜波濾除，旁路電容的主要作用是對(duì)于交流旁路，濾掉從敏感區(qū)域進(jìn)入的干擾。旁路電容主要擔(dān)當(dāng)高頻的旁路器件，來(lái)減少在電源部分的瞬態(tài)電流的要求。通常，鋁和鉭電容是旁路電容的選擇，它們的取值取決于PCB上瞬態(tài)電流的需要，通常取值在10~470UF.而去耦（decoupling）電容也稱(chēng)退耦電容，是把輸出信號(hào)的干擾作為濾除對(duì)象。去耦電容的作用是局部穩(wěn)定有源器件的直流電源，減少通過(guò)板子傳播的開(kāi)關(guān)噪音，將這些噪音去耦到地。

我們經(jīng)?？梢钥吹?，在電源和地之間連接著去耦電容，它有三個(gè)方面的作用：一是作為本集成電路的蓄能電容；二是濾除該器件產(chǎn)生的高頻噪聲，切斷其通過(guò)供電回路進(jìn)行傳播的通路；三是防止電源攜帶的噪聲對(duì)電路構(gòu)成干擾。

影響去耦電容效率的因素是電容的介質(zhì)材料，生產(chǎn)去耦電容常用兩種材料，一種是鋇鈦氧體（Z5U），另一種是鍶鈦氧體（NPO），Z5U有更大的介電常數(shù)，它的諧振頻率從1MHz到20MHz,NPO的介電常數(shù)比較小，有較高的諧振頻率（超過(guò)10MHz），所以Z5U更適合在低頻電路中做去耦電容，而NPO更適合在高頻電路中（超過(guò)50MHz）。

就理想狀態(tài)而言，旁路電容和去耦電容應(yīng)當(dāng)在電源入口的地方盡量靠近放在一起，來(lái)濾掉高頻噪聲，去耦電容的取值大約是旁路電容的1/100到1/1000,去耦電容應(yīng)當(dāng)盡可能靠近IC器件，因?yàn)閷?dǎo)線電阻會(huì)降低去耦電容的作用。陶瓷電容常常被用來(lái)起去耦作用，其取值取決于快信號(hào)的上升/下降沿的時(shí)間。舉例來(lái)說(shuō)，對(duì)于33MHz的時(shí)鐘頻率，使用4.7nF到100nf的去耦電容，對(duì)于100MHz的時(shí)鐘頻率，使用10nF.另一方面，電容的等效串聯(lián)電阻對(duì)信號(hào)有衰減作用，會(huì)影響電容的去耦作用，特別是工作頻率接近于電容的諧振頻率時(shí)。為了的EMC性能，電容有很小的等效串聯(lián)電阻，所以選用等效串聯(lián)電阻小于1Ω的電容。

電容在電路中的加入常常是為了提高抗EMI,但在不考慮電容的諧振頻率的情況下，濾波的性能并不是很好。理想電容的阻抗是隨著頻率的升高降低，而實(shí)際電容的阻抗不是這樣的，在頻率較低的時(shí)候，呈現(xiàn)電容特性，即阻抗隨頻率的增加而降低，在某一點(diǎn)發(fā)生諧振，在這點(diǎn)電容的阻抗等于等效串聯(lián)電阻ESR.在諧振點(diǎn)以上，由于ESR的作用，電容阻抗隨著頻率的升高而增加，這是電容呈現(xiàn)電感的阻抗特性。在諧振點(diǎn)以上，由于電容的阻抗增加，因此對(duì)高頻噪聲的旁路作用減弱，甚至消失。

我們?cè)谑褂眠^(guò)程中往往并聯(lián)使用去耦電容，這種做法可以減少更大頻寬的由電源引起的開(kāi)關(guān)噪聲。在抑制由有源器件開(kāi)關(guān)時(shí)產(chǎn)生的射頻電流方面，多個(gè)并行去耦電容可以提高6dB的作用。多個(gè)去耦電容不只是提供一個(gè)更大頻寬的分配，它們還可以提供更大的引線寬度來(lái)降低導(dǎo)線電感，更大的提升去耦作用。兩個(gè)并行電容的取值應(yīng)當(dāng)不同，相差兩個(gè)數(shù)量級(jí)左右，比如說(shuō)0.1UF和0.01UF的兩個(gè)并行去耦電容，來(lái)獲得更好的去耦效應(yīng)。還要注意在數(shù)字電路的去耦中，低的ESR比諧振頻率更重要，因?yàn)榈偷腅SR提供一個(gè)到地的小電阻，可以提供充足的去耦作用，即使在超過(guò)諧振頻率時(shí)，電容等效于電感的時(shí)候。

3電感的選擇

電感是電場(chǎng)和磁場(chǎng)的連接器件，因?yàn)榭梢院痛艌?chǎng)相互影響固有的本性，所以電感比其他元器件更敏感。和電容一樣，當(dāng)我們恰當(dāng)?shù)膽?yīng)用電感時(shí)，它可以解決許多EMC的問(wèn)題。

從封裝方面來(lái)看，電感相比電容或者電阻的好處是它沒(méi)有寄生感應(yīng)，所以插裝電感和貼裝電感幾乎沒(méi)有什么不同。

電感有兩種中心材料：鐵或鐵氧體。鐵中心材料電感一般用于低頻應(yīng)用中（幾十kHz），而鐵氧體中心材料電感一般用于高頻（MHz）。因此，鐵氧體中心材料電感更適合用在EMC應(yīng)用中。由于鐵氧體在衰減較高頻的同時(shí)讓較低頻幾乎無(wú)阻礙地通過(guò)，故在EMI控制中得到了廣泛的應(yīng)用。用于EMI吸收的磁環(huán)/磁珠可制成各種的形狀，廣泛應(yīng)用于各種場(chǎng)合。如在PCB板上，可加在DC/DC模塊、數(shù)據(jù)線、電源線等處。它吸收所在線路上的高頻干擾信號(hào)，卻不會(huì)在系統(tǒng)中產(chǎn)生新的零極點(diǎn)，不會(huì)破壞系統(tǒng)的穩(wěn)定性。它與電源濾波器配合使用，可很好地補(bǔ)充濾波器高頻端性能的不足，改善系統(tǒng)中濾波特性。

有兩種電感經(jīng)常用在EMC的應(yīng)用中，一個(gè)是ferritebeads（鐵氧體磁珠），ferriteclamps（鐵氧體磁芯）。鐵氧體磁珠是一個(gè)簡(jiǎn)單的旋轉(zhuǎn)電感，有一個(gè)引線通過(guò)鐵氧體材料組成。在高頻方面提供10dB的衰減，在直流方面的衰減很小。鐵氧體磁芯和鐵氧體磁珠相似，在頻率超過(guò)MHz的區(qū)域提供10dB到20dB的衰減，無(wú)論是在共?；虿钅ＤＪ较隆ｋ姼薪?jīng)常用在LC濾波或交流濾波中。

4集成電路的選擇

現(xiàn)代的數(shù)字集成電路大多是基于CMOS技術(shù)制造的。CMOS器件的靜態(tài)功耗比較低，但是快速開(kāi)關(guān)CMOS器件需要從電源處有更多的瞬態(tài)功率分配。一個(gè)高速CMOS器件對(duì)電源的動(dòng)態(tài)要求可能會(huì)超過(guò)一個(gè)類(lèi)似的Bipolar（TTL）器件。因此在這些器件旁邊需要使用去耦電容來(lái)減少對(duì)電源的瞬態(tài)需要。

對(duì)于組合邏輯電路，時(shí)鐘抖動(dòng)、電力線諧波可能會(huì)在使用不同種類(lèi)的邏輯器件時(shí)產(chǎn)生，例如CMOS和TTL,這主要是因?yàn)樗鼈冇胁煌拈_(kāi)關(guān)門(mén)限。為了避免這種問(wèn)題，使用同類(lèi)邏輯器件。現(xiàn)在多數(shù)設(shè)計(jì)者選擇CMOS器件時(shí)因?yàn)樗鼈冇幸粋€(gè)很高的干擾極限。由于使用CMOS技術(shù)制造，CMOS邏輯器件是和微控制器接口的邏輯器件。很重要的一點(diǎn)是使用CMOS器件時(shí)，輸入腳位在不使用的時(shí)候應(yīng)當(dāng)接地或者接到電源，因?yàn)樵贛CU電路中，噪音干擾也會(huì)使這些沒(méi)有使用的輸入端口變得無(wú)規(guī)律的變化，有可能使MCU執(zhí)行不該執(zhí)行的代碼。

現(xiàn)在集成電路的封裝五花八門(mén)，但是總體而言，集成電路的引線越短，EMI的問(wèn)題就越少。所以表面貼裝的集成電路是EMC設(shè)計(jì)的選擇，因?yàn)樗械偷募纳?yīng)和回路面積。更進(jìn)一步地提高PCB上直接使用芯片綁定的方法。

IC管腳的排列方法也會(huì)影響EMC的效能。將IC的電源供給線放在IC封裝的中央，可以獲得從芯片核到封裝管腳短的引線長(zhǎng)度，也就具有更低的引線感應(yīng)系數(shù)，接近的VCC和IGND管腳可以使去耦電容更容易布局和作用更明顯。

在單板電路設(shè)計(jì)中或整個(gè)系統(tǒng)中，時(shí)鐘電路是影響EMC效能的主要因素之一。許多從IC而來(lái)的干擾都和時(shí)鐘頻率或者它的諧振分量有關(guān)。這就需要更好的電路設(shè)計(jì)和PCBLayout技術(shù)應(yīng)用在系統(tǒng)時(shí)鐘設(shè)計(jì)中來(lái)減小這些干擾。良好的接地，充足的去耦電容和旁路電容都可以減小這些輻射。在CLOCK的分配上使用高阻抗的緩沖也可以減小從時(shí)鐘信號(hào)而來(lái)的反射和噪音干擾。

5結(jié)束語(yǔ)

總之，電子元器件的選擇是一個(gè)很復(fù)雜的問(wèn)題，對(duì)于電路的設(shè)計(jì)者而言，不光是要考慮元器件的性能，元器件的質(zhì)量等級(jí)、EMC都已經(jīng)成為設(shè)計(jì)之