ch半導(dǎo)體存儲(chǔ)器和LD

5.1.1只讀存儲(chǔ)器（ROM）

5.1.2靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）

5.1.3動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）5.1半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器隨機(jī)存儲(chǔ)器（RAM）靜態(tài)RAM（StaticRAM）動(dòng)態(tài)RAM（DynamicRAM）只讀存儲(chǔ)器(ROM)掩膜ROM（MaskROM）可編程ROM（PROM）可擦可編程ROM（EPROM）半導(dǎo)體存儲(chǔ)器的分類

5.1.1只讀存儲(chǔ)器（ROM）基本結(jié)構(gòu)：地址譯碼器、存儲(chǔ)矩陣、輸出緩沖器存儲(chǔ)單元：可以存放1位二進(jìn)制數(shù)的單元電路字單元：存儲(chǔ)單元的組合，具有唯一的地址

5.1.1只讀存儲(chǔ)器（ROM）1.掩膜ROM（1）地址譯碼器Y＆BABY=ABVCCRAW0=A1A0

5.1.1只讀存儲(chǔ)器（ROM）地址譯碼器真值表

地址譯碼器的等效電路A1

A0W0W1W2

W3001000010100100010110001地址譯碼器的函數(shù)表達(dá)式

5.1.1只讀存儲(chǔ)器（ROM）（2）存儲(chǔ)矩陣和輸出緩沖電路A1

A0D3D2D1

D0000011010111101001111111交叉點(diǎn)處接有二極管時(shí)相當(dāng)于存1，沒(méi)接二極管時(shí)相當(dāng)于存0。ROM中存放的數(shù)據(jù)

5.1.1只讀存儲(chǔ)器（ROM）存儲(chǔ)矩陣結(jié)構(gòu)2.PROM00101111

熔絲

5.1.1只讀存儲(chǔ)器（ROM）（1）UVEPROM（Ultra-violeterasablePROM

）

5.1.1只讀存儲(chǔ)器（ROM）（2）E2PROM（3）FlashMemory3.EPROM

存儲(chǔ)單元的結(jié)構(gòu)（1）UVEPROM（Ultra-violeterasablePROM

）

SIMOS管

浮置柵無(wú)電荷，管子導(dǎo)通，相當(dāng)于存1

浮置柵有電荷，管子截止，相當(dāng)于存0

5.1.1只讀存儲(chǔ)器（ROM）

5.1.1只讀存儲(chǔ)器（ROM）（2）E2PROM隧道MOS管

5.1.1只讀存儲(chǔ)器（ROM）（3）FlashMemory疊柵MOS管

5.1.1只讀存儲(chǔ)器（ROM）

5.1.1只讀存儲(chǔ)器（ROM）類型存儲(chǔ)單元相同點(diǎn)寫(xiě)0擦除UVEPROMSIMOS管浮柵中無(wú)負(fù)電荷，存儲(chǔ)在控制柵加高電壓紫外線照射E2PROM隧道MOS管單元相當(dāng)于存1，有負(fù)電在控制柵加高電壓控制柵接地，漏極加一正電壓FlashMemory疊柵MOS管荷相當(dāng)于存0在控制柵加高電壓控制柵接地，源極加一正電壓（1）地址譯碼器（2）存儲(chǔ)矩陣（3）讀寫(xiě)控制電路

靜態(tài)隨機(jī)存儲(chǔ)器1.SRAM的結(jié)構(gòu)和工作原理（1）地址譯碼器缺點(diǎn)：當(dāng)存儲(chǔ)器的存儲(chǔ)容量很大時(shí)，地址譯碼器輸出的字線將會(huì)非常多，譯碼器的電路結(jié)構(gòu)也變得十分復(fù)雜，靜態(tài)隨機(jī)存儲(chǔ)器x0x1行譯碼器1列譯碼器031992336332A0A4A3A2A1A5A9A8A7A6Dy0y1y31x311023993D00000111111111100000B=3E0H=992靜態(tài)隨機(jī)存儲(chǔ)器（2）讀寫(xiě)控制電路存儲(chǔ)矩陣10010當(dāng)CE=0，OE=0時(shí)，進(jìn)行讀操作；當(dāng)CE=0，WE=0時(shí)，進(jìn)行寫(xiě)操作；01001靜態(tài)隨機(jī)存儲(chǔ)器2.SRAM靜態(tài)存儲(chǔ)單元VT1、VT2、VT3及VT4構(gòu)成SR鎖存器T5及T6是行選管靜態(tài)隨機(jī)存儲(chǔ)器3.SRAM的讀寫(xiě)時(shí)序讀時(shí)序?qū)憰r(shí)序靜態(tài)隨機(jī)存儲(chǔ)器4管動(dòng)態(tài)存儲(chǔ)單元單管動(dòng)態(tài)存儲(chǔ)單元1.動(dòng)態(tài)存儲(chǔ)單元5.1.3動(dòng)態(tài)隨機(jī)存儲(chǔ)器2.D社RAM的基本結(jié)效構(gòu)5.1.光3動(dòng)態(tài)隨機(jī)跳存儲(chǔ)器5.1.洽4存儲(chǔ)器容夜量的擴(kuò)展1.位擴(kuò)展2.字?jǐn)U展5.1芹.4存儲(chǔ)器犁容量的漲擴(kuò)展小僑結(jié)在只讀存盤(pán)儲(chǔ)器（ROM）中，介蔑紹了掩膜ROM、PROM、EPR椅OM等不同踩類型ROM的工作原荒理和特點(diǎn)它。在隨機(jī)存桿儲(chǔ)器（RAM）中，介悶紹了靜態(tài)憶隨機(jī)存儲(chǔ)廊器（SRA驕M）和動(dòng)態(tài)頑隨機(jī)存儲(chǔ)愿器（DRAM）的工罪作原理例和特點(diǎn)企。本章的重箏點(diǎn)和難點(diǎn)貿(mào)：存儲(chǔ)器寧擴(kuò)展存儲(chǔ)俊容量的方龜法、用存婦儲(chǔ)器設(shè)計(jì)嶺組合邏輯音電路的概泳念。5.2.理1概述5.2可編程共邏輯器帥件5.2.老2簡(jiǎn)單可離編程邏孟輯器件SPL度D5.2.掉3復(fù)雜可陵編程邏剪輯器件CPLD5.2屠.4現(xiàn)場(chǎng)可編訪程門陣列FPGA1.可編程絨邏輯器蟻件的分顆類5.2咽.1概述任何組瓜合邏輯英電路都逆可表示減為與—或表達(dá)式：2.可編程邏溪輯器件的該基本結(jié)構(gòu)任何時(shí)序?qū)眠壿嬰娐费b都可組合套邏輯電路績(jī)和觸發(fā)器違組成。5.2侮.1概述3.與—或剃陣列的航兩種物弟理實(shí)現(xiàn)瓦形式用實(shí)際的繼與—或電恒路實(shí)現(xiàn)由查找靜表（LUT）實(shí)現(xiàn)查找表族（Loo貌kU擋pT師abl盼e）實(shí)際鄰上是用團(tuán)靜態(tài)存亡儲(chǔ)器（SRA炒M）構(gòu)成干函數(shù)發(fā)段生器。5.2嘉.1概述【例1】用4變量LUT實(shí)現(xiàn)如竄圖5.2-鏟4所示的菠組合邏示輯電路戚。ABCDFABCDF00000100000001010010001001010000111101110100011001010101101101100111010111111111將真值漫表的輸碑出0、0、0、1、0、0、0、1、0、0、0、1、1、1、1、1依次存入SRAM中的存處儲(chǔ)單元.5.2.漲1概述1.可編程只計(jì)讀存儲(chǔ)器PROM特點(diǎn)：穿與陣列臭固定、醋或陣列稈可編程與陣列最小項(xiàng)或陣列最小燒項(xiàng)的和鎖項(xiàng)5.2苗.1簡(jiǎn)單可編昆程邏輯器挽件PLD的邏輯顆符號(hào)特脆殊表示雪方法5.2堪.1簡(jiǎn)單可烘編程邏寨輯器件例：用PRO我M實(shí)現(xiàn)以下哪邏輯函數(shù)鴨：對(duì)于大多素?cái)?shù)邏輯函優(yōu)數(shù)而言，育并不需要六使用全部恒最小項(xiàng)，噸造成浪費(fèi)5.2似.1簡(jiǎn)單可編暈程邏輯器笨件例用ROM實(shí)現(xiàn)一傲個(gè)2位二進(jìn)閘制加法宗器。真值表錘中的輸垂出值000、001、010、011、001、010、011、100、010、011、100、101、011、100、101和110依次存茄入ROM的16個(gè)字單還元即可剝。5.2水.1簡(jiǎn)單可編羊程邏輯器脅件2.可編程吊邏輯陣探列PLA（Pro俱gra酬mma功ble萬(wàn)Lo束gic爐Ar賭ray）特點(diǎn)：支與陣列們、或陣啟列均可烏編程5.2.掩1簡(jiǎn)單可倒編程邏烤輯器件例：用PLA實(shí)現(xiàn)邏輯梨函數(shù)5.2短.1簡(jiǎn)單可蠻編程邏顛輯器件3.可編程喚陣列邏輛輯PAL（Pro浪gra葡mma待ble哨Ar秩ray允Lo她gic）PAL的與陣喘列可編線程，或蓮陣列是包固定的包。5.2漢.1簡(jiǎn)單可嘩編程邏鵝輯器件例用PAL實(shí)現(xiàn)1位全加旦器。5.2.廈1簡(jiǎn)單可編急程邏輯器斤件帶異或壯門的PAL結(jié)構(gòu)m2m3m7F(A,B,C)F(A,B,C)=105.2武.1簡(jiǎn)單可該編程邏絲式輯器件當(dāng)EN為0時(shí)，三態(tài)壁緩沖器輸籃出為高阻價(jià)態(tài)，對(duì)應(yīng)判的I／O引腳作為配輸入使用媽；當(dāng)EN為1時(shí)，三昆態(tài)緩沖迷器處于抬工作狀好態(tài)，對(duì)種應(yīng)的I／O引腳作醫(yī)為輸出仆使用。輸出端經(jīng)盟過(guò)一個(gè)互枯補(bǔ)輸出的蒜緩沖器反例饋到與邏哨輯陣列上福。EN5.2.找1簡(jiǎn)單可杰編程邏腹輯器件寄存器型憤輸出結(jié)構(gòu)PAL適合于實(shí)迷現(xiàn)計(jì)數(shù)器步、移位寄蠻存器等時(shí)歉序邏輯電朋路5.2.麗1簡(jiǎn)單可編瓣程邏輯器晚件陣列容山量較小儀，片內(nèi)觸發(fā)剩器資源不粥足,不能適用殼于規(guī)模較箱大的數(shù)字辭電路。輸入、尺輸出控些制不夠杰完善，蜓限制了緞芯片硬吃件資源注的利用炎率和它術(shù)與外部銅電路連赤接的靈茶活性。編程下載蘭必須將芯斑片插入專洗用設(shè)備，藍(lán)使得編程脂不夠方便積，設(shè)計(jì)人駐員企角盼提供一偵種更加直降捷、不必插拔插待編蛛程芯片就悅可下載的痕編程技術(shù)膏。存在的問(wèn)占題5.2.鵲1簡(jiǎn)單可仰編程邏費(fèi)輯器件CPLD是由簡(jiǎn)替單可編程崗邏輯器件塘發(fā)展起來(lái)扶的,其威主體結(jié)構(gòu)砍仍是與或弊陣列。自從芽90年作代初Lat怒tic遲e公司高性液能的具有弱在系統(tǒng)可鴿編程ISP(豪InS物yste菜mPr涼ogra我mmab腦le)功能的CPL雙D以來(lái)，CPLD獲得了煌迅速發(fā)土展。Alt為era公司MAX7燭000S系列，MAX3唉000A系列，MAX滑II系列。5.2研.2復(fù)雜可編通程邏輯器歸件CPLDMAX3蹄000A系列CPL業(yè)D特點(diǎn)基于E2PR思OM工藝，3.3生V供電；支持在決系統(tǒng)編修程（InS隆yste冶mPr威ogra晨mmab夜le，ISP）技術(shù)覽；多電壓I/O接口，量可以與3.3黎V和5V器件接。特性EPM3032AEPM3064AEPM3128AEPM3256AEPM3512A可用門60012502500500010000宏單元3264128256512邏輯陣列塊2481632最多I/O引腳346898161208fCNT（MHz）227.3222.2192.3126.6116.35.2后.2復(fù)雜可侮編程邏巖輯器件CPLDCPLD由邏輯御陣列塊LAB、可編程懲內(nèi)連陣列PIA和I/O控制塊友等幾部暖分構(gòu)成獵。5.2.襪2復(fù)雜可編掠程邏輯器院件CPLD宏單元撫的結(jié)構(gòu)棗和原理5.2.牢2復(fù)雜可錄編程邏腳輯器件CPLD串行數(shù)般據(jù)檢測(cè)像電路CPLD實(shí)現(xiàn)5.2圾.2復(fù)雜可虛編程邏紡輯器件CPLD通過(guò)在可用編程連線喊陣上布線下，將不同似的LAB相互連接詢，構(gòu)成所摩需邏輯。MAX3俊000A的專用輸尤入、I/O引腳和與宏單元魄輸出都跟連接到PIA，而PIA把這些信寄號(hào)送到器冰件內(nèi)的各煌個(gè)地方。MAX3擠000A的PIA具有固奶定延時(shí)倡，從而袖消除了輔信號(hào)之暈間的延靠遲偏移吐，使時(shí)潑間性能雪更容易換預(yù)測(cè)?？删幊踢B條線陣列PIA5.2.裕2復(fù)雜可編拉程邏輯器遼件CPLDI/O控制塊三態(tài)緩沖器5.2.教2復(fù)雜可憤編程邏痰輯器件CPLD多電壓蜜（Mult穴ivol肺t）I/O接口VCC懸INT接3.3帝V電源當(dāng)VCCI若O接2.5V電源，補(bǔ)輸出電漲平與2.5說(shuō)V系統(tǒng)兼容當(dāng)VCC粱IO接3.3音V電源，輸氏出電平與3.3V系統(tǒng)或5V系統(tǒng)兼香容5.2.彼2復(fù)雜可遷編程邏知輯器件CPLD5.2.扇3現(xiàn)場(chǎng)可編批程門陣列FPG躁AFPGA是一種高社密度的可創(chuàng)編程邏輯童器件。主流芯食片Alte生ra公司：Cyc團(tuán)lon筆e系列，Cyc地lon春eII系列，Cyc薪lon魂eII術(shù)I系列Cycl竄oneI釘I系列器悟件性能單對(duì)照表特性EP2C5EP2C8EP2C20EP2C35EP2C50EP2C70LEs4608825618752332165052868416M4KRAM塊263652105129250總比特?cái)?shù)1198081658882396164838405944321152000嵌入式乘法器1318263586150PLLs224444最多I/O引腳1581823154754506225.2流.3現(xiàn)場(chǎng)可編還程門陣列FPGACycl滲oneI極I系列FPGA結(jié)構(gòu)5.2乳.3現(xiàn)場(chǎng)可鋼編程門茶陣列FPG婚A邏輯單掏元LE5.2.憤3現(xiàn)場(chǎng)可室編程門亂陣列FPGA例：如用果要實(shí)現(xiàn)售一個(gè)3線-8線譯碼塔器，需俊要多少這個(gè)邏輯股單元。3線-8線譯碼器敵有3個(gè)輸入和8個(gè)輸出，撈含有8個(gè)邏輯表阻達(dá)式。每廢個(gè)邏輯函舅數(shù)表達(dá)式柔需要一個(gè)LUT，因此鞠，實(shí)現(xiàn)牲一個(gè)3線-8線譯碼器伴需要8個(gè)LUT。圖5.2倒-31所示的邏魂輯單元只險(xiǎn)含有一個(gè)LUT，所以，恥總共需要8個(gè)邏輯儀單元。如果用門摔電路實(shí)現(xiàn)草，3線-8線譯碼旱器只需際要8個(gè)與非門陡和3個(gè)反相栽器，可嚷見(jiàn)，用佛基于LUT的FPGA來(lái)實(shí)現(xiàn)3線-8線譯碼器溝代價(jià)是很證高的。5.2.野3現(xiàn)場(chǎng)可撕編程門店陣列FPG槽A嵌入式適存儲(chǔ)器將塊嵌入存儲(chǔ)棕器由4Kb卵it（409除6存儲(chǔ)位）啞