組成原理考研真題及解答

優(yōu)選文檔優(yōu)選文檔PAGE優(yōu)選文檔2011年計(jì)算機(jī)組成原理真題

12．以下選項(xiàng)中，描繪浮點(diǎn)數(shù)操作速度指標(biāo)的是

A．MIPSB．CPIC．IPCD．MFLOPS

解答：D。MFLOPS表示每秒百萬(wàn)次運(yùn)算。

13．float型數(shù)據(jù)平時(shí)用IEEE754單精度浮點(diǎn)數(shù)格式表示。若編譯器將float型

變量x分派在一個(gè)32位浮點(diǎn)寄存器FR1中，且x=-8.25，則FR1的內(nèi)容是

A．C1040000HB．C2420000HC．C1840000HD．C1C20000H

解答：A。x的二進(jìn)制表示為-1000.01﹦-1.00001×211依照IEEE754標(biāo)準(zhǔn)隱蔽

最高位的“1”，又E-127=3，所以E=130=10000010（2）數(shù)據(jù)積蓄為1位數(shù)符

+8位階碼（含階符）+23位尾數(shù)。故FR1內(nèi)容為11000000100000100000000

00000000000即11000001000001000000000000000000，即C104000H

14．以下各樣積蓄器中，不采用隨機(jī)存取方式的是

A．EPROMB．CDROMC．DRAMD．SRAM

解答：B。光盤采用次序存取方式。

15．某計(jì)算機(jī)積蓄器按字節(jié)編址主存地址空間大小為64MB現(xiàn)用4M×8位的RAM芯片

組成32MB的主積蓄器，則積蓄器地址寄存器MAR的位數(shù)最少是

A．22位B．23位C．25位D．26位

解答：D。64MB的主存地址空間，故而MAR的尋址范圍是64M，故而是26位。

而實(shí)質(zhì)的主存的空間不能夠代表MAR的位數(shù)。16．偏移尋址經(jīng)過(guò)將某個(gè)寄存器內(nèi)容與一個(gè)形式地址相加而生成有效地址。以下

尋址方式中，不屬于偏移尋址方式的是

A．間接尋址B．基址尋址C．相對(duì)尋址D．變址尋址

解答：A。間接尋址不需要寄存器，EA=(A)?；穼ぶ罚篍A=A+基址寄存器內(nèi)同；

相對(duì)尋址：EA﹦A+PC內(nèi)容；變址尋址：EA﹦A+變址寄存器內(nèi)容。

17．某機(jī)器有一個(gè)標(biāo)志寄存器，其中有進(jìn)位/借位標(biāo)志CF、零標(biāo)志ZF、符號(hào)標(biāo)

志SF和溢出標(biāo)志OF，條件轉(zhuǎn)移指令bgt（無(wú)符號(hào)整數(shù)比較大于時(shí)轉(zhuǎn)移）的轉(zhuǎn)移條件是

解答：C。無(wú)符號(hào)整數(shù)比較，如A>B，則A-B無(wú)進(jìn)位/借位，也不為0。故而CF和ZF均為0。

18．以下給出的指令系統(tǒng)特點(diǎn)中，有利于實(shí)現(xiàn)指令流水線的是

Ⅰ.指令格式規(guī)整且長(zhǎng)度一致Ⅱ．指令和數(shù)據(jù)按界線對(duì)齊寄存Ⅲ．只有

Load/Store指令才能對(duì)操作數(shù)進(jìn)行積蓄接見(jiàn)

A．僅Ⅰ、ⅡB．僅Ⅱ、ⅢC．僅Ⅰ、ⅢD．Ⅰ、Ⅱ、Ⅲ

解答：D。指令定長(zhǎng)、對(duì)齊、僅Load/Store指令訪存，以上三個(gè)都是RISC的特

征。均能夠有效的簡(jiǎn)化流水線的復(fù)雜度。

19．假定不采用Cache和指令預(yù)取技術(shù)，且機(jī)器處于“開(kāi)中止”狀態(tài)，則在以下

有關(guān)指令履行的表達(dá)中，錯(cuò)誤的選項(xiàng)是

A．每個(gè)指令周期中CPU都最少接見(jiàn)內(nèi)存一次

B．每個(gè)指令周期必然大于或等于一個(gè)CPU時(shí)鐘周期

C．空操作指令的指令周期中任何寄存器的內(nèi)容都不會(huì)被改變

D．目前程序在每條指令履行結(jié)束時(shí)都可能被外面中止打斷

20．在系統(tǒng)總線的數(shù)據(jù)線上，不能夠能傳輸?shù)氖?/p>

A．指令B．操作數(shù)C．握手（應(yīng)答）信號(hào)D．中止種類號(hào)

解答：C。握手（應(yīng)答）信號(hào)在通信總線上傳輸。

21．某計(jì)算機(jī)有五級(jí)中止L4～L0，中止障蔽字為M4M3M2M1M0，Mi=1（0≤i≤4）

表示對(duì)Li級(jí)中止進(jìn)行障蔽。若中止響應(yīng)優(yōu)先級(jí)從高到低的次序是L4→L0→L2

L1→L3，則L1的中止辦理程序中設(shè)置的中止障蔽字是

A．11110B．01101C．00011D．01010

解答：D。高等級(jí)置0表示可被中止，比該等級(jí)低的置1表示不能夠被中止。

22．某計(jì)算機(jī)辦理器主頻為50MHz，采用準(zhǔn)時(shí)查問(wèn)方式控制設(shè)施A的I/O，查問(wèn)

程序運(yùn)行一次所用的時(shí)鐘周期數(shù)最少為500。在設(shè)施A工作時(shí)期，為保證數(shù)據(jù)

不扔掉，每秒需對(duì)其查問(wèn)最少200次，則CPU用于設(shè)施A的I/O的時(shí)間占整個(gè)

CPU時(shí)間的百分比最少是

A．0.02%B．0.05%C．0.20%D．0.50%

解答：C。每秒200次查問(wèn)，每次500個(gè)周期，則每秒最少200×500﹦100000

個(gè)周期，100000÷50M=0.20%。

43．（11分）假定在一個(gè)8位字長(zhǎng)的計(jì)算機(jī)中運(yùn)行以下類C程序段：unsignedintx=134;unsignedinty=246;intm=x;intn=y;unsignedintz1=x-y;unsignedintz2=x+y;intk1=m-n;intk2=m+n;若編譯器編譯時(shí)將8個(gè)8位寄存器R1～R8分別分派給變量x、y、m、n、z1、z2、k1和1）履行上述程序段后，寄存器R1、R5和R6的內(nèi)容分別是什么？（用十六進(jìn)制表示）（k2）履行上述程序段后，變量m和k1的值分別是多少？（用十進(jìn)制表示）（23）上述程序段波及帶符號(hào)整數(shù)加/減、無(wú)符號(hào)整數(shù)加/減運(yùn)算，這四種運(yùn)算可否利用

同

。個(gè)加法器協(xié)助電路實(shí)現(xiàn)？簡(jiǎn)述原因。一

請(qǐng)（4）計(jì)算機(jī)內(nèi)部怎樣判斷帶符號(hào)整數(shù)加/減運(yùn)算的結(jié)果可否發(fā)生溢出？上述程序段中，哪回帶符號(hào)整數(shù)運(yùn)算語(yǔ)句的履行結(jié)果會(huì)發(fā)生溢出？些

答解答：下

列（1）R1=134=86H,R5=90H,R6=7CH；（提示：帶符號(hào)整數(shù)用補(bǔ)碼表示）

134=10000110B=86H；x-y=10000110B-11110110B=10010000B=90H；x+y=10000110B+11110110B=01111100B（溢出）

（2）m=-122,k1=-112

m=10000110B，做高位為符號(hào)位，則m的原碼為11111010B=-122；n=11110110Bn的原碼為10001001=-10；k1=m-n=-112。

（3）無(wú)符號(hào)數(shù)和有符號(hào)數(shù)都是以補(bǔ)碼的形式積蓄，加減運(yùn)算沒(méi)有差異（不考慮溢出情況時(shí)），可是輸出的時(shí)候若是有符號(hào)數(shù)的最高位是符號(hào)位。

減法運(yùn)算求[-x]補(bǔ)的時(shí)候，是連同符號(hào)位一同按位取反末位加1，可是若是有溢出情況，這兩者是有區(qū)其他，所以能夠利用同一個(gè)加法器實(shí)現(xiàn)，可是溢出判斷電路不同樣樣。

（

4

）

判

44（．12斷分）某計(jì)算機(jī)積蓄器按字節(jié)編址，虛假（邏輯）地址空間大小為16MB，主存（物方，頁(yè)面大小為4KB；Cache采用直接照射方式，共8行；理）地址空間大小為1MB主法存與Cache之間互換的塊大小為32B。系統(tǒng)運(yùn)行到某一時(shí)辰時(shí)，頁(yè)表的部分內(nèi)容和Cache是的部分內(nèi)容分別如題44-a圖、題44-b圖所示，圖中頁(yè)框號(hào)及標(biāo)志字段的內(nèi)容為如十六進(jìn)制形式。

果

最

高

位

進(jìn)

位

和

符

號(hào)

位

的

進(jìn)

請(qǐng)回答以下問(wèn)題。

（1）虛假地址共有幾位，哪幾位表示虛頁(yè)號(hào)？物理地址共有幾位，哪幾位

表示頁(yè)框號(hào)

（物理頁(yè)號(hào)）？

2）使用物理地址接見(jiàn)Cache時(shí)，物理地址應(yīng)區(qū)分紅哪幾個(gè)字段？要求說(shuō)明每個(gè)字段的位數(shù)及在物理地址中的地址。

3）虛假地址001C60H所在的頁(yè)面可否在主存中？若在主存中，則該虛假地址對(duì)應(yīng)的物理地址是什么？接見(jiàn)該地址時(shí)可否Cache命中？要求說(shuō)明原因。

（4）假定為該機(jī)配置一個(gè)4路組相聯(lián)的TLB共可寄存8個(gè)頁(yè)表項(xiàng)，若其目前內(nèi)容（十六進(jìn)制）如題44-c圖所示，則此時(shí)虛假地址024BACH

所在的頁(yè)面可否存在主存中？要求說(shuō)明原因。

題44-c圖TLB的部分內(nèi)容

解答：

（1）24位、前12位；20位、前8位。

16M=224故虛假地址24位，4K=212，故頁(yè)內(nèi)地點(diǎn)12位，所以虛頁(yè)號(hào)為

前12位；1M=220故物理地址20位，20-12=8，故前8位為頁(yè)框號(hào)。

（2）主存字塊標(biāo)志（12bit）、cache字塊標(biāo)志（3bit）、字塊內(nèi)地點(diǎn)（5bit）

物理地址20位，其中，塊大小為32B=25B故塊內(nèi)地點(diǎn)5位；cache共8行，8=23，故字塊標(biāo)志為3位；20-5-2=12，故主存字塊標(biāo)志為12位。

（3）在主存中，04C60H,不命中，沒(méi)有04C的標(biāo)志字段

001C60H中虛頁(yè)號(hào)為001H=1，查頁(yè)表知其有效位為1，在內(nèi)存中；該物理地址對(duì)應(yīng)的也表項(xiàng)中，頁(yè)框號(hào)為04H故物理地址為04C60H；物理地址04C60H在直接照射方式下，對(duì)應(yīng)的行號(hào)為4，有效位為1可是標(biāo)志位為064H≠04CH故不命中。

（4）在012的那個(gè)標(biāo)志是對(duì)的。

思路：標(biāo)志11位組地址1位頁(yè)內(nèi)地點(diǎn)12位，前12位為000000100100，組地址位為0，第0組中存在標(biāo)志為012的頁(yè)，其頁(yè)框號(hào)為1F，故024BACH所在的頁(yè)面存在主存中。2012年計(jì)算機(jī)組成原理真題

12．假定基準(zhǔn)程序A在某計(jì)算機(jī)上的運(yùn)行時(shí)間為100秒，其中90秒為CPU時(shí)

間，其他為I/O時(shí)間。若CPU速度提高50%，I/O速度不變，則運(yùn)行基準(zhǔn)程序

所耗資的時(shí)間是

A.55秒B.60秒C.65秒D.70秒

13．假定編譯器規(guī)定int和short種類長(zhǎng)度占32位和16位，履行以下C語(yǔ)

語(yǔ)言句

unsignedshortx=65530;

unsignedinty=x;

獲取y的機(jī)器數(shù)為

A.00007FFAB.0000FFFAC.FFFF7FFAD.FFFFFFFA14．float種類（即IEEE754單精度浮點(diǎn)數(shù)格式）能表示的最大正整數(shù)是A.2126-2103B.2127-2104C.2127-2103D.2128-210415．某計(jì)算機(jī)積蓄器按字節(jié)編址，采用小端方式寄存數(shù)據(jù)。假定編譯器規(guī)定int和short型長(zhǎng)度分別為32位和16位，并且數(shù)據(jù)按界線對(duì)齊積蓄。某C語(yǔ)言程

序段以下：

struct{

inta;

charb;

shortc;

}record;record.a=273;

若record變量的首地址為0Xc008，則低至0Xc008中內(nèi)容及record.c的地址

分別為

A.0x00、0xC00DB.0x00、0xC00EC.0x11、0xC00D.0x11、0xC00E

16．以下對(duì)于閃存（FlashMemory）的表達(dá)中，錯(cuò)誤的選項(xiàng)是信息可讀可寫，并且讀、寫速度同樣快B.積蓄元由MOS管組成，是一種半導(dǎo)體積蓄器

掉電后信息不扔掉，是一種非易失性積蓄器

采用隨機(jī)接見(jiàn)方式，可取代計(jì)算機(jī)外面積蓄器

17．假定某計(jì)算機(jī)按字編址，Cache有4個(gè)行，Cache和主存之間互換的塊為1

個(gè)字。。若Cache的內(nèi)容初始為空,采用2路組相聯(lián)照射方式和LRU取代算

法。當(dāng)接見(jiàn)的主存地址依次為0,4,8,2,0,6,8,6,4,8時(shí)，命中Cache的次數(shù)是

A.1B.2C.3D.4

18．某計(jì)算機(jī)的控制器采用微程序控制方式，微指令中的操作控制字段采用字段

直接編碼法，共有33個(gè)微命令，組成5個(gè)互斥類，分別包括7、3、12、5和

個(gè)微命令，則操作控制字段最稀有

A.5位B.6位C.15位D.33位

19．某同步總線的時(shí)鐘頻次為100MHz，寬度為32位，地址/數(shù)據(jù)線復(fù)用，每

傳達(dá)一次地址或許數(shù)據(jù)占用一個(gè)時(shí)鐘周期。若該總線支持突發(fā)（猝發(fā)）傳輸方式，

則一次“主存寫”總線事務(wù)傳輸128位數(shù)據(jù)所需要的時(shí)間最少是

A.20nsB.40nsC.50nsD.80ns

20．以下對(duì)于USB總線特點(diǎn)的描繪中，錯(cuò)誤的選項(xiàng)是

A.可實(shí)現(xiàn)外設(shè)的即插即用和熱拔插B.可經(jīng)過(guò)級(jí)聯(lián)方式連結(jié)多臺(tái)外設(shè)

C.是一種通信總線，連結(jié)不同樣樣外設(shè)D.同時(shí)可傳輸2位數(shù)據(jù)，數(shù)據(jù)傳輸率高

21．以下選項(xiàng)中，在I/O總線的數(shù)據(jù)線上傳輸?shù)男畔?/p>

I.I/O接口中的命令字II.I/O接口中的狀態(tài)字III.中止種類號(hào)

A.僅I、IIB.僅I、IIIC.僅II、IIID.I、II、III

22．響應(yīng)外面中止的過(guò)程中，中止隱指令達(dá)成的操作，除保護(hù)斷點(diǎn)外，還包括

I.關(guān)中止II.保留通用寄存器的內(nèi)容III.形成中止服務(wù)程序入口地址并送

PC

A.僅

I、II

B.僅

I、III

C.僅

II、III

D.I、II、III

參照答案：

12-15DBDD

16-20ACCCD

21-22DB

（11分）假定某計(jì)算機(jī)的CPU主頻為80MHz，CPI為4，并且平均每條指令訪存1.5次，主存與Cache之間互換的塊大小為16B，Cache的命中率為

99%，積蓄器總線寬度為32位。請(qǐng)回答以下問(wèn)題。

（1）該計(jì)算機(jī)的MIPS數(shù)是多少？平均每秒Cache缺失的次數(shù)是多少？在不考

慮DMA傳達(dá)的情況下。主存帶寬最少達(dá)到多少才能知足CPU的訪存要求？

（2）假定在Cache缺失的情況下接見(jiàn)主存時(shí)，存在0.0005%的缺頁(yè)率，則CPU

平均每秒產(chǎn)生多少次缺頁(yè)異樣？若頁(yè)面大小為4KB，每次缺頁(yè)都需要接見(jiàn)磁盤，

接見(jiàn)磁盤時(shí)DMA傳達(dá)采用周期挪用方式，磁盤I/O接口的數(shù)據(jù)緩沖寄存器為

32位，則磁盤I/O接口平均每秒發(fā)出的DMA懇求次數(shù)最少是多少？

3）CPU和DMA控制器同時(shí)要求使用積蓄器總線時(shí)，哪個(gè)優(yōu)先級(jí)更高？為什么？

4）為了提高性能，主存采用4體低位交織積蓄器，工作時(shí)每1/4周期啟動(dòng)一個(gè)積蓄體，每個(gè)積蓄體傳達(dá)周期為50ns，則主存能供應(yīng)的最大帶寬是多少？

【分析】（1）MIPS=CPU主頻×10-6/CPI=80M/4=20；平均每條指令訪存1.5次,

Cache的命中率為99%，故每秒Cache

缺失的次數(shù)=20M×1.5×1%=300000（次）；

2）在不使用DMA傳達(dá)的情況下，所有主存的存取操作都需要經(jīng)過(guò)CPU，所以主存帶寬最少應(yīng)為

20M/s×1.5×4B=120MB/s。

由于頁(yè)式虛假積蓄方式的頁(yè)表向來(lái)位于內(nèi)存，則產(chǎn)生缺頁(yè)異樣的只能是指令的訪存。每秒產(chǎn)生缺頁(yè)中止20M/s×1.5×0.0005%=150次。所以平均每秒發(fā)出的DMA懇求次數(shù)最少是150×4KB/4B=150K次。

3）優(yōu)先響應(yīng)DMA懇求。DMA平時(shí)連結(jié)高速I/O設(shè)施，若不實(shí)時(shí)辦理可能扔掉數(shù)據(jù)。

4）當(dāng)4體低位交織積蓄器牢固運(yùn)行時(shí)，能供應(yīng)的最大帶寬為

4×4B/50ns=320MB/s。

44.（12分）某16位計(jì)算機(jī)中，帶符號(hào)整數(shù)用補(bǔ)碼表示，數(shù)據(jù)Cache和指令

Cache分別。題44表給出了指令系統(tǒng)中部分指令格式，其中Rs和Rd表示

寄存器，mem表示積蓄單元地址，（x）表示寄存器x或積蓄單元x的內(nèi)容。

題44表指令系統(tǒng)中部分指令格式名稱指令的匯編格式指令功能加法指令A(yù)DDRs，Rd(Rs)+(Rd)->Rd2*(Rd)->Rd算術(shù)/邏輯左移SHLRdSHRRd(Rd)/2->Rd算術(shù)右移(mem)->Rd取數(shù)指令LOADRd，memRs->(mem)存數(shù)指令STORERs，mem該計(jì)算機(jī)采用5段流水方式履行指令，各流水段分別是取指（IF）、譯碼/讀寄存

器（ID）、履行/計(jì)算有效地址（EX）、接見(jiàn)積蓄器（M）和結(jié)果寫回寄存器（WB），

流水線采用“依次發(fā)射，依次達(dá)成”方式，沒(méi)有采用轉(zhuǎn)發(fā)技術(shù)辦理數(shù)據(jù)有關(guān)，并且

同一寄存器的讀和寫操作不能夠在同一個(gè)時(shí)鐘周期內(nèi)進(jìn)行。請(qǐng)回答以下問(wèn)題。

（1）若int型變量x的值為-513，寄存在寄存器R1中，則履行“SHLR1后”，

R1中的內(nèi)容是多少？（用十六進(jìn)制表示）

（2）若在某個(gè)時(shí)間段中，有連續(xù)的4條指令進(jìn)入流水線，在其履行過(guò)程中沒(méi)有

發(fā)生任何擁擠，則履行這4條指令所需的時(shí)鐘周期數(shù)為多少？

3）若高級(jí)語(yǔ)言程序中某賦值語(yǔ)句為x=a+b，x、a和b均為int型變量，它們的積蓄單元地址分別表示為[x]、[a]和[b]。該語(yǔ)句對(duì)應(yīng)的指令序列及其在指令

流中的履行過(guò)程如題44圖所示。

1

I2I1I2

LOADR1，[a]

LOADR2，[b]

ADDR1，R2

STORER2，[x]

題44圖指令序列及其履行過(guò)程表示圖

4）若高級(jí)語(yǔ)言程序中某賦值語(yǔ)句為x=x*2+a，x和a均為unsignedint種類變量，它們的積蓄單元地址分別表示為[x]、[a]，則履行這條語(yǔ)句最少需要多少個(gè)時(shí)鐘周期？要求模擬試題44圖畫出這條語(yǔ)句對(duì)應(yīng)的指令序列及其在流水線中

的履行過(guò)程表示圖。

【分析】

1）x的機(jī)器碼為[x]補(bǔ)=111111011111B，即指令履行前（R1）=FDFFH，右移

位后位1111111011111111B，即指令履行后（R1）=FEFFH。

（2）最少需要4+（5-1）=8個(gè)時(shí)鐘周期數(shù)。

（3）I3的ID段被擁擠的原因：由于I3與I1和I2都存在數(shù)據(jù)有關(guān)，需等

到I1和I2將結(jié)果寫回寄存器后，I3才能讀寄存器內(nèi)容，所以I3的ID段被

擁擠。I4的IF段被擁擠的原因：由于I4的前一條指令I(lǐng)3在ID段被擁擠，

所以I4的IF段被擁擠。

（4）因2*x操作有左移和加法兩種實(shí)現(xiàn)方法，故x=x*2+a對(duì)應(yīng)的指令序列為2013年計(jì)算機(jī)組成原理真題

某計(jì)算機(jī)主頻為1.2GHz，其指令分為4類，它們?cè)诨鶞?zhǔn)程序中所占比率及

CPI以下表所示指令種類所占比率CPIA50%2B20%3C10%4D20%5該機(jī)的MIPS數(shù)是A.100B.200C.400D.60012.C分析：基準(zhǔn)程序的CPI=2*0.5+3*0.2+4*0.1+5*0.2=3，計(jì)算機(jī)的主頻為1.2GHa，為1200MHz，該機(jī)器的是MIPS為1200/3=400。某數(shù)采用IEEE754單精度浮點(diǎn)數(shù)格式表示為C6400000H，則該數(shù)的值是

13121312A.-1.52×B.-1.52×C.-0.5x2×D.-0.52×13.A

分析：IEEE754單精度浮點(diǎn)數(shù)格式為C6400000H，二進(jìn)制格式為

11000110010000000000000000000000，變換為標(biāo)準(zhǔn)的格式為：

所以，浮點(diǎn)數(shù)的值為-1.5×213

某字長(zhǎng)為8位的計(jì)算機(jī)中，已知整型變量x、y的機(jī)器數(shù)分別為[x]補(bǔ)

=11110100，[y]補(bǔ)=10110000。若整型變量z=2*x+y/2，則z的機(jī)器數(shù)為

A.11000000B.00100100C.10101010D.溢出

14.A分析：將x左移一位，y右移一位，兩個(gè)數(shù)的補(bǔ)碼相加的機(jī)器數(shù)為

11000000

用海明度8位的數(shù)據(jù)行/，若能正一位。校位數(shù)

最少

A.2B.3C.4D.5

某算機(jī)主存地址空大小256MB，按字址。虛地址空大小4GB，采用式存管理，面大小4KB，TLB（快表）采用全相照射，有4

個(gè)表，內(nèi)容以下表所示。有效位框號(hào)?0FF180H0002H?13FFF1H0035H?002FF3H0351H?103FFFH0153H?

虛地址03FFF180H行虛地址的果是

A.0153180HB.0035180HC.TLB缺失D.缺

A分析：虛地址03FFF180H，其中號(hào)03FFFH，內(nèi)地點(diǎn)180H，依照目中出的表可知03FFFH所的框號(hào)0153H，框號(hào)與內(nèi)地點(diǎn)之和即物理地址0153180H。

假址寄存器R的內(nèi)容1000H，指令中的形式地址2000H；地址1000H

中的內(nèi)容2000H，地址2000H中的內(nèi)容3000H，地址3000H中的內(nèi)容4000H，

則變址尋址方式下接見(jiàn)到的操作數(shù)是

A.1000HB.2000HC.3000HD.4000H

D分析：依照變址尋址的主要方法，變址寄存器的內(nèi)容與形式地址的內(nèi)容相

加此后，獲取操作數(shù)的實(shí)質(zhì)地址，依照實(shí)質(zhì)地址接見(jiàn)內(nèi)存，獲取操作數(shù)4000H。

某CPU主頻為1.03GHz，采用4級(jí)指令流水線，每個(gè)流水段的履行需要1個(gè)時(shí)鐘周期。假定CPU履行了100條指令，在其履行過(guò)程中，沒(méi)有發(fā)生任何流水線擁擠，此時(shí)流水線的吞吐率為

A.0.25×109條指令/秒B.0.97×109條指令/秒

C.1.0×109條指令/秒D.1.03×109條指令/秒

C分析：采用4級(jí)流水履行100條指令，在履行過(guò)程中共用

4+(100-1)=103個(gè)時(shí)鐘周期。CPU的主頻是1.03GHz，也就是說(shuō)每秒鐘有1.03G個(gè)

時(shí)鐘周期。流水線的吞吐率為1.03G*100/103=1.0*109條指令/秒。

以下選項(xiàng)中，用于設(shè)施和設(shè)施控制器（I/O接口）之間互連的接口標(biāo)準(zhǔn)是

A.PCIB.USBC.AGPD.PCI-Express

B分析：設(shè)施和設(shè)施控制器之間的接口是USB接口，其他選項(xiàng)不切合，答案為B。

以下選項(xiàng)中，用于提高RAID可靠性的舉措有

I.磁盤鏡像II.條帶化III.奇偶校驗(yàn)IV.增加Cache系統(tǒng)A.僅I、IIB.僅I、IIIC.僅I、III和IVD.僅II、III和IV

B分析：能夠提高RAID可靠性的舉措主若是對(duì)磁盤進(jìn)行鏡像辦理和進(jìn)行奇偶校驗(yàn)。其他選項(xiàng)不切合條件。

某磁盤的轉(zhuǎn)速為10000轉(zhuǎn)/分，平均尋道時(shí)間是6ms，磁盤傳輸速率是20

MB/s，磁盤控制器延緩為0.2ms，讀取一個(gè)4KB的扇區(qū)所需的平均時(shí)間約為A.9msB.9.4msC.12msD.12.4ms

B分析：磁盤轉(zhuǎn)速是10000轉(zhuǎn)/分鐘，平均轉(zhuǎn)一轉(zhuǎn)的時(shí)間是6ms，所以平均查問(wèn)扇區(qū)的時(shí)間是3ms，平均尋道時(shí)間是6ms，讀取4KB扇區(qū)信息的時(shí)間為0.2ms，

信息延緩的時(shí)間為0.2ms，總時(shí)間為3+6+0.2+0.2=9.4ms。

以下對(duì)于中止I/O方式和DMA方式比較的表達(dá)中，錯(cuò)誤的選項(xiàng)是

中止I/O方式懇求的是CPU辦理時(shí)間，DMA方式懇求的是總線使用權(quán)

中止響應(yīng)發(fā)生在一條指令履行結(jié)束后，DMA響應(yīng)發(fā)生在一個(gè)總線事務(wù)達(dá)成后

中止I/O方式下數(shù)據(jù)傳達(dá)經(jīng)過(guò)軟件達(dá)成，DMA方式下數(shù)據(jù)傳達(dá)由硬件達(dá)成

中止I/O方式適用于所有外面設(shè)施，DMA方式僅適用于迅速外面設(shè)施

D分析：中止辦理方式：在I/O設(shè)施輸入每個(gè)數(shù)據(jù)的過(guò)程中，由于無(wú)需CPU

干涉，所以可使CPU與I/O設(shè)施并行工作。僅當(dāng)輸完一個(gè)數(shù)據(jù)時(shí)，才需CPU開(kāi)銷極

短的時(shí)間去做些中止辦理。因其中止申請(qǐng)使用的是CPU辦理時(shí)間，發(fā)生的時(shí)間是

在一條指令履行結(jié)束此后，數(shù)據(jù)是在軟件的控制下達(dá)成傳達(dá)。而DMA方式與之不

同。DMA方式：數(shù)據(jù)傳輸?shù)幕締挝皇菙?shù)據(jù)塊，即在CPU與I/O設(shè)施之間，每次傳

送最少一個(gè)數(shù)據(jù)塊；DMA方式每次申請(qǐng)的是總線的使用權(quán)，所傳達(dá)的數(shù)據(jù)是從設(shè)

備直接送入內(nèi)存的，或許相反；僅在傳達(dá)一個(gè)或多個(gè)數(shù)據(jù)塊的開(kāi)始和結(jié)束時(shí)，才

需CPU干涉，整塊數(shù)據(jù)的傳達(dá)是在控制器的控制下達(dá)成的。答案D的說(shuō)法不正確。

43.（9分）某32位計(jì)算機(jī)，CPU主頻為800MHz，Cache命中時(shí)的CPI為4，Cache

塊大小為32字節(jié)；主存采用8體交織積蓄方式，每個(gè)體的積蓄字長(zhǎng)為32位、積蓄

周期為40ns；積蓄器總線寬度為32位，總線時(shí)鐘頻次為200MHz，支持突發(fā)傳

送總線事務(wù)。每次讀突發(fā)傳達(dá)總線事務(wù)的過(guò)程包括：送首地址和命令、積蓄器準(zhǔn)

備數(shù)據(jù)、傳達(dá)數(shù)據(jù)。每次突發(fā)傳達(dá)32字節(jié)，傳達(dá)地址或32位數(shù)據(jù)均需要一個(gè)總線

時(shí)鐘周期。請(qǐng)回答以下問(wèn)題，要求給出原因或計(jì)算過(guò)程。

1）CPU和總線的時(shí)鐘周期各為多少？總線的帶寬（即最大數(shù)據(jù)傳輸率）為多少？

2）Cache缺失時(shí)，需要用幾個(gè)讀突發(fā)傳達(dá)總線事務(wù)來(lái)達(dá)成一個(gè)主存塊的讀取？

3）積蓄器總線達(dá)成一次讀突發(fā)傳達(dá)總線事務(wù)所需的時(shí)間是多少？

4）若程序BP履行過(guò)程中，共履行了100條指令，平均每條指令需進(jìn)行1.2次

訪存，Cache缺失率為5%，不考慮取代等開(kāi)銷，則BP的CPU履行時(shí)間是多少？

【參照答案】

1）CPU的時(shí)鐘周期為：1/800MHz=1.25ns。

總線的時(shí)鐘周期為：1/200MHz=5ns。

總線帶寬為：4B×200MHz=800MB/s或4B/5ns=800MB/s。

2）Cache塊大小是32B，所以Cache缺失時(shí)需要一個(gè)讀突發(fā)傳達(dá)總線事務(wù)讀取一個(gè)主存塊。

（3）一次讀突發(fā)傳達(dá)總線事務(wù)包括一次地址傳達(dá)和32B數(shù)據(jù)傳達(dá)：用1個(gè)總線

時(shí)鐘周期傳輸?shù)刂罚幻扛?0ns/8=5ns啟動(dòng)一個(gè)體工作（各進(jìn)行1次存?。?/p>

第一個(gè)體讀數(shù)據(jù)開(kāi)銷40ns，此后數(shù)據(jù)存取與數(shù)據(jù)傳輸重疊；用8個(gè)總線時(shí)鐘周期

傳輸數(shù)據(jù)。讀突發(fā)傳達(dá)總線事務(wù)時(shí)間：5ns+40ns+8×5ns=85ns。（4）BP的CPU履行時(shí)間包括Cache命中時(shí)的指令履行時(shí)間和Cache缺失