數(shù)字邏輯與數(shù)字系統(tǒng) 第二版PPTLec9-2016

第九講

數(shù)值比較器和算數(shù)運算電路數(shù)字邏輯與數(shù)字系統(tǒng)1數(shù)值比較器1.1位數(shù)值比較器(設(shè)計)

數(shù)值比較器：對兩個1位數(shù)字進(jìn)行比較（A、B），以判斷其大小的邏輯電路。輸入：兩個一位二進(jìn)制數(shù)A、B。

輸出：FBA>=1，表示A大于BFBA<=1，表示A小于BFBA==1，表示A等于B數(shù)值比較器1位數(shù)值比較器輸入輸出ABFA>BFA<BFA=B00011011BA=FBA>BA=FBA<ABBA+=FBA=001010100001數(shù)值比較器3集成數(shù)值比較器74LS85(1.)集成數(shù)值比較器74HC85的功能74HC85的引腳圖

74HC85是四位數(shù)值比較器，其工作原理和兩位數(shù)值比較器相同。74HC85的示意框圖數(shù)值比較器輸入輸出A3B3A2B2A1B1A0B0IA>BIA<BIA=BFA>BFA<BFA=BA3

>B3××××××HLLA3

<B3××××××LHLA3

=B3A2

>B2×××××HLLA3

=B3A2

<B2×××××LHLA3

=B3A2

=B2A1

>B1××××HLLA3

=B3A2

=B2A1

<B1××××LHLA3

=B3A2

=B2A1

=B1A0

>B0×××HLLA3

=B3A2

=B2A1

=B1A0

<B0×××LHLA3

=B3A2

=B2A1

=B1A0

=B0HLLHLLA3

=B3A2

=B2A1

=B1A0

=B0LHLLHLA3

=B3A2

=B2A1

=B1A0

=B0××HLLHA3

=B3A2

=B2A1

=B1A0

=B0HHLLLLA3

=B3A2

=B2A1

=B1A0

=B0LLLHHL用兩片74HC85組成8位數(shù)值比較器（串聯(lián)擴展方式）。高位片輸出集成數(shù)值比較器的位數(shù)擴展輸入:A=A7A6A5A4A3A2A1A0B=B7B6B5B4B3B2B1B0輸出:FBA>FBA<FBA=低位片B3A3~B0A0B7A7~B4A4用4片74HC85組成16位數(shù)值比較器（串聯(lián)擴展方式）。高位片

輸出低位片B3A3~B0A0B7A7~B4A4B11A11~B8A8B15A15~B12A12電路的工作速度如何提高？-----并聯(lián)擴展方式。集成數(shù)值比較器的位數(shù)擴展用74HC85組成16位數(shù)值比較器的并聯(lián)擴展方式。B3A3~B0A0B7A7~B4A4B11A11~B8A8B15A15~B12A12輸出集成數(shù)值比較器的位數(shù)擴展2算術(shù)運算電路算術(shù)運算電路11011001+011010011

@在兩個1位二進(jìn)制數(shù)相加時，不考慮低位來的進(jìn)位的相加

---半加

@在兩個二進(jìn)制數(shù)相加時，考慮低位進(jìn)位的相加

---全加加法器分為半加器和全加器兩種。半加器全加器1、半加器和全加器兩個4位二進(jìn)制數(shù)相加:（1）1位半加器（HalfAdder）

不考慮低位進(jìn)位，將兩個1位二進(jìn)制數(shù)A、B相加的器件。

半加器的真值表

邏輯表達(dá)式1000C011110101000SBA

半加器的真值表圖4.5.1（b）BABAS+==ABC=AB

邏輯圖算術(shù)運算電路（2）全加器（FullAdder）

1110100110010100全加器真值表

全加器能進(jìn)行加數(shù)、被加數(shù)和低位來的進(jìn)位信號相加，并根據(jù)求和結(jié)果給出該位的進(jìn)位信號。111011101001110010100000CiSiCi-1BiAi算術(shù)運算電路（1）串行進(jìn)位加法器如何用1位全加器實現(xiàn)兩個四位二進(jìn)制數(shù)相加？

A3

A2A1

A0+B3

B2

B1

B0=?低位的進(jìn)位信號送給鄰近高位作為輸入信號，采用串行進(jìn)位加法器運算速度不高。2、多位數(shù)加法器11011001+0110100110算術(shù)運算電路定義兩個中間變量Gi和Pi：Gi=AiBi

（2）超前進(jìn)位加法器

提高運算速度的基本思想：設(shè)計進(jìn)位信號產(chǎn)生電路，在輸入每位的加數(shù)和被加數(shù)時，同時獲得該位全加的進(jìn)位信號，而無需等待最低位的進(jìn)位信號。定義第i位的進(jìn)位信號（Ci

）：Ci=Gi＋Pi

Ci-1

算術(shù)運算電路

4位全加器進(jìn)位信號的產(chǎn)生：C0=G0+P0C-1

C1=G1+P1C0C1=G1+P1G0+P1P0C-1

C2=G2+P2C1

C2=G2+P2G1+P2

P1G0+P2

P1P0C-1

C3=G3+P3C2=G3+P3

（G2+P2C1)=G3+P3G2+P3P2C1

=G3+P3G2+P3P2(G1+P1C0)

C3=G3+P3G2+P3P2G1+P3P2P1(G0+P0C-1)[Gi=AiBiCi=Gi＋Pi

Ci-1

集成超前進(jìn)位產(chǎn)生器74LS182邏輯圖邏輯符號算術(shù)運算電路超前進(jìn)位集成4位加法器74LS283

74HC283邏輯框圖

74HC283引腳圖算術(shù)運算電路74HC283邏輯框圖算術(shù)運算電路4.超前進(jìn)位加法器74HC283的應(yīng)用例1.用兩片74HC283構(gòu)成一個8位二進(jìn)制數(shù)加法器。在片內(nèi)是超前進(jìn)位，而片與片之間是串行進(jìn)位。算術(shù)運算電路8421碼輸入余3碼輸出1100例.用74HC283構(gòu)成將8421BCD碼轉(zhuǎn)換為余3碼的碼制轉(zhuǎn)換電路。8421碼余3碼000000010010001101000101+0011+0011+0011CO算術(shù)運算電路3減法運算

在實際應(yīng)用中，通常是將減法運算變?yōu)榧臃ㄟ\算來處理，即采用加補碼的方法完成減法運算。這里只討論數(shù)值碼，即數(shù)碼中不包括符號位。運用全加器采用加補碼完成減法運算A-B轉(zhuǎn)換為A加B的補碼算術(shù)運算電路1）AB0的情況。2）AB<0的情況。

結(jié)果表明，在A–B0時，如加補進(jìn)位信號為1，所得的差就是差的原碼。在A–B<0時，如加補的進(jìn)位信號為0，所得的差是差絕對值的補碼。A=0101，B=0001A=0001，B=0101

10100

01100

算術(shù)運算電路減法器的電路要求:2、無論A、B的大小關(guān)系如何，運算結(jié)果要是差值的絕對值的原碼。1、A-B變換為A加B的補碼的加法運算在A–B

0時，如加補進(jìn)位信號為1，所得的加補和就是差的原碼。----將加補的和數(shù)直接作差值輸出.在A–B

<0時，如加補的進(jìn)位信號為0，所得的加補和是差絕對值的補碼。----將加補的和數(shù)求補,作差值輸出.算術(shù)運算電路在A–B0時，加補進(jìn)位信號為1，所得的差就是差差絕對值的原碼。C0=1,將加0000后輸出D3D