2015廣東海洋大學(xué)計(jì)算機(jī)組成原理試題

選擇題在定點(diǎn)運(yùn)算器中，無論采用雙符號(hào)位還是單符號(hào)位，必須有___溢出判斷電路___ ，它一般采用來____異或門__實(shí)現(xiàn)。同步控制是___由統(tǒng)一時(shí)序信號(hào)控制的方式___。在微型機(jī)系統(tǒng)中，外圍設(shè)備通過__適配器____與主機(jī)的系統(tǒng)總線相連接。用16位字長(zhǎng)(其中一位符號(hào)位)來表示定點(diǎn)小數(shù)時(shí)，所能表示的數(shù)值范圍是_0≤|N|_≤1-2(16-1)___。5、馮諾依曼工作的基本方式特點(diǎn)是___按地址訪問并順序執(zhí)行指令為確定下一條微指令的地址，通常采用斷定方式，其基本思想是____通過微指令順序控制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的判別字段控制產(chǎn)生后繼微指令地址__。某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB，若按半字節(jié)編址，它的尋址范圍是___2M___。由于CPU內(nèi)部的操作速度較快，而CPU訪問一次主存所花的時(shí)間較長(zhǎng)，因此機(jī)器周期通常用___主存中讀取一個(gè)指令字的最短時(shí)間___來規(guī)定。8、描述ＰＣＩ總線中基本概念不正確的句子是___C.以橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)不允許許多條總線并行工作8、微程序控制器中，機(jī)器指令與微指令之間的關(guān)系是__每一條機(jī)器指令由一段用微指令組成的微程序來解釋執(zhí)行____。某ＤＲＡＭ中，其存儲(chǔ)容量為２Ｇｘ３２位，該芯片地址線和數(shù)據(jù)線數(shù)目為_31__、__32_。存儲(chǔ)單元是指____存放一個(gè)機(jī)器字的所有存儲(chǔ)元集合__。系統(tǒng)總線中控制線的功能是____用于指定主存和I/O設(shè)備接口電路的地址__。以下四類指令中，執(zhí)行時(shí)間最長(zhǎng)的是__SS型____。在總線仲裁中，____菊花鏈?zhǔn)絖_對(duì)電路故障最敏感。填空題1、保存當(dāng)前正在執(zhí)行的指令的寄存器是__指令寄存器_IR___，保存當(dāng)前正在執(zhí)行的指令地址的寄存器是___數(shù)據(jù)地址寄存器AR___。2、廣泛使用的____

SRAM__和__

DRAM____都是半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器，前者的速度比后者快，但_集成度_____不如后者大。3、在計(jì)算機(jī)系統(tǒng)中，CPU對(duì)外圍設(shè)備的管理除程序查詢方式外，還有__DMA____方式，___通道___方式和__外圍處理機(jī)____方式。4、并行處理技術(shù)已成為計(jì)算機(jī)技術(shù)發(fā)展的主流，它可貫穿于信息加工的各個(gè)步驟和階段。概括起來有三種形式的__時(shí)間____并行、__空間____并行、____時(shí)間+空間__并行。5、主存和cache的地址映射有___全相聯(lián)___、_直接_____、組相連三種方式。其中組相連方式適度地兼顧了前二者的優(yōu)點(diǎn),又盡量避免其缺點(diǎn)，從靈活性、命中率、硬件投資來說較為理想。6、CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫做__指令周期____，它常用若干個(gè)_機(jī)器周期_____來表示，而后者又包含若干個(gè)__時(shí)鐘周期____。7、微型計(jì)算機(jī)的標(biāo)準(zhǔn)總線從11位的___ISA___總線，發(fā)展到32位的___EISA___總線，又進(jìn)一步發(fā)展到64位的PCI總線。8、DMA控制器按其組成結(jié)構(gòu)，分為___選擇型___型和____多路型__型兩種。計(jì)算題已知x=-0.01111,y=+0.11001,求[X]補(bǔ)，[-X]補(bǔ)，[-Y]補(bǔ)，x+y=?,x-y=?判斷加減運(yùn)算是否溢出。2、若浮點(diǎn)數(shù)x的二進(jìn)制存儲(chǔ)格式為（41540000）16，求其32位浮點(diǎn)數(shù)的十進(jìn)制值。3、CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為3000次，主存完成存取的次數(shù)為200次，已知cache存取周期為40ns,主存為200ns，求cache/主存系統(tǒng)的效率和平均訪問時(shí)間。寄存器IR，通用機(jī)寄存器R0-R87，暫存器C和D。（1