數(shù)字電路復(fù)習(xí)題_第1頁
數(shù)字電路復(fù)習(xí)題_第2頁
數(shù)字電路復(fù)習(xí)題_第3頁
數(shù)字電路復(fù)習(xí)題_第4頁
數(shù)字電路復(fù)習(xí)題_第5頁
已閱讀5頁,還剩7頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)

文檔簡介

.z.2013年《數(shù)字電路》復(fù)習(xí)題一、填空題1、有一數(shù)碼10010011,作為自然二進制數(shù)時,它相當(dāng)于十進制數(shù),作為8421BCD碼時,它相當(dāng)于十進制數(shù)。2、()()3、三態(tài)門的輸出端有、和三種狀態(tài)。4、(101011.1101)2=(53.64)8=(2B.D)16=(43.8125)10。5、將2004個“1”異或起來得到的結(jié)果是______0____。6、已知*函數(shù),該函數(shù)的反函數(shù)=。7、74LS138是3線—8線譯碼器,譯碼為輸出低電平有效,若輸入為=110時,輸出應(yīng)為。8、兩片中規(guī)模集成電路10進制計數(shù)器串聯(lián)后,最大計數(shù)容量為100進制。9、*計數(shù)器的輸出波形如下圖所示,該計數(shù)器是六進制計數(shù)器。10、驅(qū)動共陽極七段數(shù)碼管的譯碼器的輸出電平為低有效。11、將一個包含有32768個基本存儲單元的存儲電路設(shè)計16位為一個字節(jié)的ROM。該ROM有15根地址線,有16根數(shù)據(jù)讀出線。為構(gòu)成4096×8的RAM,需要4片1024×8的RAM,擴展方式為字?jǐn)U展時,需要增加2根地址線。13、在決定一事件結(jié)果的所有條件中只要有一個或一個以上滿足時結(jié)果就發(fā)生,這種條件和結(jié)果的邏輯關(guān)系是或邏輯。14、由與非門構(gòu)成的基本RS觸發(fā)器中,當(dāng),時,其輸出狀態(tài)為0。15、當(dāng)七段數(shù)碼顯示器各發(fā)光二極管的公共端接正電源VCC時,這種接法稱為共_________極接法。此時,若要顯示5字,則字中,各段驅(qū)動電平如下:為高電平,為低電平。16、由555定時器構(gòu)成的三種電路中,和單穩(wěn)態(tài)觸發(fā)器是脈沖的整形電路。17、74LS138是3線—8線譯碼器,譯碼為輸出低電平有效,若輸入為=110時,輸出應(yīng)為。18.按照電路結(jié)構(gòu)和工作特點不同,觸發(fā)器有基本觸發(fā)器、同步觸發(fā)器、邊沿觸發(fā)器之分。19、由D觸發(fā)器組成的四位數(shù)碼寄存器,清零后,輸出端Q3Q2Q1Q0=0000,若輸入端D3D2D1D0=1001,當(dāng)CP有效沿出現(xiàn)時,輸出端Q3Q2Q1Q0=1001。20、JK觸發(fā)器的特征方程是,D觸發(fā)器的特征方程是。21下圖所示的電路中各輸出端的邏輯表達式為;;。二、選擇題:1、為實現(xiàn)“線與”邏輯功能,應(yīng)選用_________。(A)與非門 (B)與門 (C)集電極開路(OC)門 (D)三態(tài)門2、下圖所示邏輯電路為__________。(A)“與非”門 (B)“與”門 (C)“或”門 (D)“或非”門3、在下列邏輯部件中,屬于組合邏輯電路的是___b______。(A)計數(shù)器 (B)數(shù)據(jù)選擇器 (C)寄存器 (D)觸發(fā)器""4、函數(shù)F(A,B,C)=AB+BC+AC的最小項表達式為__b____。(A)F(A,B,C)=∑m(0,2,4)(B)F(A,B,C)=∑m(3,5,6,7)(C)F(A,B,C)=∑m(0,2,3,4)(D)F(A,B,C)=∑m(2,4,6,7)5、邏輯函數(shù)F=AB+BC的最小項表達式為c(A)F=m2+m3+m6(B)F=m2+m3+m7(C)F=m3+m6+m7(D)F=m3+m4+m76、有一個左移移位寄存器,當(dāng)預(yù)先置入1011后,其串行輸入固定接0,在4個移位脈沖CP作用下,四位數(shù)據(jù)的移位過程是_____a____。(A)1011--0110--1100--1000—0000(B)1011--0101--0010--0001--0000(C)1011--1100--1101--1110--1111(D)1011--1010--1001--1000—01117、8線—3線優(yōu)先編碼器的輸入為,當(dāng)優(yōu)先級別最高的有效時,且輸出低電平有效,其輸出的值是____c_____。(A)111(B)10(C)000(D)1018、*計數(shù)器的狀態(tài)轉(zhuǎn)換圖如下,其計數(shù)的容量為___b______。000000001010011100101110111(A)八(B)五(C)四(D)三9、已知*觸發(fā)的特性表如下(A、B為觸發(fā)器的輸入)其輸出信號的邏輯表達式為____C____。AB說明00Qn保持010置0101置111Qn翻轉(zhuǎn)(A)Qn+1=A(B)(C)(D)=B10、*電路的輸入波形和輸出波形如下圖所示,則該電路為_____c____。(A)施密特觸發(fā)器(B)反相器(C)單穩(wěn)態(tài)觸發(fā)器(D)JK觸發(fā)器11、只能按地址讀出信息,而不能寫入信息的存儲器為____b_____。(A)RAM(B)ROM(C)PROM(D)EPROM構(gòu)成4位寄存器應(yīng)選用b個觸發(fā)器。(A)2 (B)4 (C)6 (D)812、有八個觸發(fā)器的二進制計數(shù)器,它們最多有c種計數(shù)狀態(tài)。(A)8;(B)16;(C)256;(D)6413、如下圖所示是集成異步二-五-十進制計數(shù)器,用它構(gòu)成8421碼十進制計數(shù)器時,需使a(A);排序:,,,。(B),;排序:,,,。(C);排序:,,,。(D);排序:,,,。14、相同計數(shù)模的異步計數(shù)器和同步計數(shù)器相比,一般情況下a(A)驅(qū)動方程簡單(B)使用觸發(fā)器的個數(shù)少(C)工作速度快(D)以上說法都不對15、測得*邏輯門輸入A、B和輸出F的波形如下圖,則F(A,B)的表達式是(A)F=AB(B)F=A+B(C)(D)""""""16、Moore和Mealy型時序電路的本質(zhì)區(qū)別是a(A)沒有輸入變量(B)當(dāng)時的輸出只和當(dāng)時電路的狀態(tài)有關(guān),和當(dāng)時的輸入無關(guān)(C)沒有輸出變量(D)當(dāng)時的輸出只和當(dāng)時的輸入有關(guān),和當(dāng)時的電路狀態(tài)無關(guān)"17、n級觸發(fā)器構(gòu)成的環(huán)形計數(shù)器,其有效循環(huán)的狀態(tài)數(shù)為a(A)n個(B)2n個(C)2n-1個(D)2n個18、已知*電路的真值表如下表所示,該電路的邏輯關(guān)系是___c____。ABCFABCF00000101001101011001011101110111(A)F=C(B)F=ABC(C)F=AB+C(D)19、函數(shù)的反函數(shù)是___b____。(A)(B)(C)(D)20、具有“置0”、“置1”、“保持原狀”、“狀態(tài)翻新”,被稱為全功能的觸發(fā)器的是c。A、D觸發(fā)器 B、T觸發(fā)器 C、JK觸發(fā)器 D、同步RS觸發(fā)器21、下列幾種TTL電路中,輸出端可實現(xiàn)線與功能的電路是___d__。(A)或非門(B)與非門(C)異或門(D)OC門22、在邏輯函數(shù)中的卡諾圖化簡中,若被合并的最小項數(shù)越多(畫的圈越大),則說明化簡后__c____。(A)乘積項個數(shù)越少(B)實現(xiàn)該功能的門電路少(C)該乘積項含因子少(D)乘積項和乘積項因子兩者皆少設(shè)下圖中所有觸發(fā)器的初始狀態(tài)皆為0,找出圖中觸發(fā)器在時鐘信號作用下,輸出電壓波形恒為0的是:____c____。(A)(B)(C)(D)24、在下列邏輯部件中,屬于組合邏輯電路的是___b_____。(A)計數(shù)器 (B)數(shù)據(jù)選擇器 (C)寄存器 (D)觸發(fā)器"25、能實現(xiàn)串行數(shù)據(jù)變換成并行數(shù)據(jù)的是:c。A、編碼器B、譯碼器C、移位寄存器 D、二進制計數(shù)器26、下列哪個不能用555電路構(gòu)成:_____d__。(A)施密特觸發(fā)器(B)單穩(wěn)態(tài)觸發(fā)器(C)多諧振蕩器(D)晶體振蕩器三、選擇題1、邏輯變量的取值,1比0大。(0)2、邏輯函數(shù)化簡后的結(jié)果是唯一的。(0)3、若邏輯方程AB=AC成立,則B=C成立。(0)4、一個邏輯函數(shù)的全部最小項之積恒等于1。(0)5、一個邏輯函數(shù)的對偶式只是將邏輯函數(shù)中的原變量換成反變量,反變量換成原變量。(0)""6、八路數(shù)據(jù)分配器的地址輸入(選擇控制)端有8個。(0)"7、因為邏輯表達式A+B+AB=A+B成立,所以AB=0成立。(0)""8、利用反饋歸零法獲得N進制計數(shù)器時,若為異步置零方式,則狀態(tài)SN只是短暫的過渡狀態(tài),不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。(1)9、在時間和幅度上都斷續(xù)變化的信號是數(shù)字信號,語音信號不是數(shù)字信號。(1)10、約束項就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合,用卡諾圖化簡時,可將約束項當(dāng)作1,也可當(dāng)作0。(1)11、時序電路不含有記憶功能的器件。(0)12、計數(shù)器除了能對輸入脈沖進行計數(shù),還能作為分頻器用。(1)13、優(yōu)先編碼器只對同時輸入的信號中的優(yōu)先級別最高的一個信號編碼。(1)14、編碼器可以構(gòu)成函數(shù)發(fā)生器。(0)15、CMOS與非門的未用輸入端應(yīng)連在高電平上。(1)>"16、計數(shù)模為2n的扭環(huán)形計數(shù)器所需的觸發(fā)器為n個。(1)17、Mealy型時序電路的輸出只與當(dāng)前的外部輸入有關(guān)。(0)18、組合邏輯電路其特點是功能上無記憶,結(jié)構(gòu)上無反饋。(1)19、用數(shù)據(jù)選擇器可實現(xiàn)時序邏輯電路。(0)20、RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。(1)21、主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK觸發(fā)器的邏輯功能完全相同。(1)22、由兩個TTL或非門構(gòu)成的基本RS觸發(fā)器,當(dāng)R=S=0時,觸發(fā)器的狀態(tài)為不定。(0)卡諾圖方格中1所對應(yīng)的最小項之和組成原函數(shù)。(1)24、當(dāng)時序邏輯電路存在無效循環(huán)時,該電路不能自啟動。(1)25、雙向移位寄存器電路中沒有組合邏輯電路。(0)26、集電極開路門有高電平、低電平、高阻等狀態(tài)。(0)27、鎖存器是克服了空翻的寄存器。(0)28、或非門組成的RS觸發(fā)器的約束條件是RS=0。(1)29、單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時間的長短取決于外界觸發(fā)脈沖的頻率和幅度。(0)30、D/A轉(zhuǎn)換器的位數(shù)越多,能夠分辨的最小輸出電壓變化量就越小。(1)四、計算與分析1、化簡下列邏輯函數(shù)為最簡與或表達式:(1)(2)2、對下列Z函數(shù)要求:(1)列出真值表;(2)用卡諾圖化簡;(3)畫出化簡后的邏輯圖。Z=BC=0(1)真值表(2)卡諾圖化簡(3)邏輯圖3、用卡諾圖化簡下面函數(shù),求出它的最簡與或表達式:4、在CMOS電路中有時采用圖(a)~(b)所示的擴展功能用法,試分析各圖的邏輯功能,寫出Y1~Y2的邏輯式。已知電源電壓VDD=10V,二極管的正向?qū)▔航禐?.7V。

5、圖(2)和圖(3)都是CMOS門電路,寫出,的表達式。6、如下圖所示的電路,其中74151是“8選1”數(shù)據(jù)選擇器;試進行如下的組合邏輯電路分析。(1)寫出該電路的邏輯表達式Y(jié)(A,B,C,D);(2)將該邏輯表達式化簡為最簡“與或”表達式;(3)設(shè):根據(jù)應(yīng)用的情況,還存在著無關(guān)項集合,利用這些無關(guān)項對邏輯函數(shù)進行化簡,請以“與非——與非”形式寫出化簡后的結(jié)果。7、分析下圖所示電路:試寫出8選1數(shù)據(jù)選擇器的輸出函數(shù)式;畫出A2、A1、A0從000~111連續(xù)變化時,Y的波形圖;8、分析圖時序電路的邏輯功能,寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程,畫出電路的狀態(tài)轉(zhuǎn)換圖,說明電路能否自啟動。9、分析如下圖所示電路的功能,寫出驅(qū)動方程、時鐘方程、狀態(tài)方程,畫出狀態(tài)轉(zhuǎn)換圖,并判別是同步還是異步電路"10、74LS161是4位二進制加法計數(shù)器,其邏輯功能表如下,試分析下列電路是幾進制計數(shù)器,并畫出其狀態(tài)圖。(74LS161采用異步清零,同步置數(shù))74LS161邏輯功能表CTPCTTCPQ3Q2Q1Q001111×0111××0×1×××01×↑××↑0000D3D2D1D0Q3Q2Q1Q0Q3Q2Q1Q0加法計數(shù)CRLDCTCRLDCTPCTTD3D2D1D0Q3Q2Q1Q0CO74LS161CPCP&“1”“1”“1”五、畫圖:1、已知D觸發(fā)器各輸入端的波形如圖所示,試畫出端的波形。2、圖(1)中的電路由CMOS門電路構(gòu)成,寫出P的表達式,并畫出對應(yīng)A、B、C的P波形。3、如下圖所示為由邊沿D觸發(fā)器構(gòu)成的電路圖,設(shè)觸發(fā)器的初始狀態(tài)=00,確定及在時鐘脈沖CP作用下的波形。4、時序邏輯電路如下圖所示。(1)判斷電路是同步電路還是異步電路;(2)寫出驅(qū)動方程;(3)寫出狀態(tài)方程;(4)觸發(fā)器的初始狀態(tài)為0,已知CP和*的波形,畫出Q1和Q2的波形。(4分)5、圖(a)中CP的波形如圖(b)所示

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論