應變硅技術(shù)原理部分演示文稿

應變硅技術(shù)原理部分演示文稿目前一頁\總數(shù)二十二頁\編于十四點應變硅技術(shù)原理部分目前二頁\總數(shù)二十二頁\編于十四點為何使用應變硅 目前，以CMOS器件等比例縮小為動力的硅集成電路技術(shù)已邁入納米尺度，并將繼續(xù)保持對摩爾定律的追求，進一步縮小器件尺寸，以滿足芯片微型化、高密度化、高速化和系統(tǒng)集成化的要求。 特征尺寸縮小到納米尺度后，柵介質(zhì)厚度也逐漸減小到接近1nm，關態(tài)漏電、功耗密度增大、遷移率退化等物理極限使器件性能惡化，等比例縮小技術(shù)面臨越來越嚴峻的挑戰(zhàn)。 要進一步等比例縮小，必須采用新技術(shù)來提高晶體管性能。 為此，IC制造采用了許多新技術(shù)，如銅互聯(lián)、低k絕緣層、高k柵介質(zhì)、SOI以及應變硅等。目前三頁\總數(shù)二十二頁\編于十四點英特爾ProcessArchitectureandIntegration經(jīng)理MarkBohr曾經(jīng)非常形象地描述：“只需將硅原子拉長1%就可以將MOS晶體管電流速度提高10%~20%，而應變硅的生產(chǎn)成本只增加2%”。 其中一個重要方面就是采取措施提高溝道內(nèi)載流子遷移率，以彌補溝道高摻雜引起庫侖相互作用，以及柵介質(zhì)變薄引起有效電場強度提高和界面散射增強等因素帶來的遷移率退化。目前，得到廣泛應用的是應變硅(StrainedSilicon)技術(shù)。據(jù)報道，利用現(xiàn)有硅生產(chǎn)線制造出的應變硅MOSFET與同尺寸體SiMOSFET相比，功耗減小三分之一，速度提高30%，特征頻率提高50%以上，功耗延遲積僅為后者的1/5到1/6，器件的封裝密度提高50%。目前四頁\總數(shù)二十二頁\編于十四點何為應變硅所謂的應變硅簡單來說就是指一層僅有幾納米厚度的超薄應變層，利用應變硅代替原來的高純硅制造晶體管內(nèi)部的通道，如此一來，可以讓晶體管內(nèi)的原子距離拉長，從而實現(xiàn)單位長度上原子數(shù)目減少的目的。當電子通過這些區(qū)域時所遇到的阻力就會減少，從而提高了晶體管性能。目前五頁\總數(shù)二十二頁\編于十四點應變硅技術(shù)的分類在MOSFET溝道里形成應變的方式很多，可通過工藝步驟、材料上自然晶格常數(shù)的差異以及封裝等方式來實現(xiàn)。從應變的作用面積可分為全局應變(又稱雙軸應變)與局部應變(又稱單軸應變)。根據(jù)施加的應力種類可分為張應變與壓應變。在SiGe襯底上生長Si層，形成張應變；在Si襯底上生長SiGe層，形成壓應變。目前六頁\總數(shù)二十二頁\編于十四點雙軸應變和單軸應變雙軸應變或稱全局應變，是指在整個圓片都進行生長應變硅層，不同的溝道位置具相同的應力大小和方向。單軸應變即是局部應變，是指通過一些技術(shù)僅在溝道處引入應力的方法。下圖顯示了兩種應力器件的結(jié)構(gòu)。圖(a)是雙軸張應力器件的結(jié)構(gòu)示意圖，應變Si層外延生長在弛豫SiGe襯底上，由于兩種材料的晶格失配，在Si層中產(chǎn)生雙軸張應力。圖(b)是單軸壓應力器件的結(jié)構(gòu)示意圖，器件源漏區(qū)是外延生長的SiGe材料，這樣沿著溝道方向引入單軸壓應力。目前七頁\總數(shù)二十二頁\編于十四點雙軸應變和單軸應變硅基CMOS電路還受到遷移率不匹配的影響，在Si材料中，空穴遷移率僅僅是電子遷移率的1/3左右。然而，雙軸應力使得pMOS器件性能的提高仍然遠低于nMOS器件性能的提高。這種性能提高上的差異以及雙軸應力器件結(jié)構(gòu)需要采用SiGe襯底的缺陷使得雙軸應力工藝在CMOS集成電路中的應用受到限制。對PMOS而言，為了提高載流子的遷移率需要在溝道中引入壓應力而對NMOS而言，需要引入張應力。采用“局部”應力方法可以采用不同的技術(shù)在P管和N管分別引入它們所需要的應力，同時提高NMOS管和PMOS管的載流子的遷移率。目前八頁\總數(shù)二十二頁\編于十四點 在弛豫的襯底上淀積硅薄膜時，由于Si的晶格常數(shù)小于合金的晶格常數(shù)，Si/SiGe薄膜中存在晶格失配，Si薄膜在平行襯底的方向受到張應力，晶格被拉伸從而形成應變Si層。雙軸應變硅晶格結(jié)構(gòu)上圖為普通的硅晶元架構(gòu)，右為采用應變硅技術(shù)的硅晶元架構(gòu)，可以看出通過強迫硅晶格稍作伸展可以提高晶體管的寬度。目前九頁\總數(shù)二十二頁\編于十四點異質(zhì)結(jié)能帶結(jié)構(gòu)

Si1-xGex,薄膜淀積在Si襯底上，薄膜在平行于襯底方向受到壓應力。此時電子勢阱和空穴勢阱都處在SiGe層中，這種能帶稱之為Ⅰ型量子阱。SiGe薄膜的價帶突變量明顯，與之相比導帶突變量非常小，因此這種結(jié)構(gòu)比較適用于P型MOSFET。第一類能帶調(diào)整：體Si

(弛豫)上的應變Si0.7Ge0.3目前十頁\總數(shù)二十二頁\編于十四點異質(zhì)結(jié)能帶結(jié)構(gòu)

應變Si與弛豫SiGe層相比，既有大的導帶突變量，又有大的價帶突變量，電子勢阱和空穴勢阱處在不同的層中，導帶突變量處于應變硅中，價帶突變量集中于鍺硅層，形成Ⅱ型量子阱。Ⅱ型量子阱由于導帶和價帶的能帶的突變量都比較大，電子和空穴的遷移率都有所增強，因而應變Si/SiGe在CMOS工藝中既可做N型也可做P型器件。第二類能帶調(diào)整：體Si0.7Ge

0.3

(弛豫)上的應變Si目前十一頁\總數(shù)二十二頁\編于十四點應變硅MOSFET遷移率的增強機理電子遷移率：遷移率增強的物理解釋：空穴遷移率：其中τ是載流子運動的平均自由時間，它是散射幾率p的倒數(shù)，m*為運動方向上的有效質(zhì)量。應力增強載流子遷移率主要通過兩個途徑：減小有效質(zhì)量，降低散射幾率。目前十二頁\總數(shù)二十二頁\編于十四點應變硅中電子的輸運特性在普通的體硅材料中，導帶由六個簡并能谷構(gòu)成這六個簡并能谷分別有六個導帶極值，等能面為旋轉(zhuǎn)橢球面，沿橢球長、短軸方向的有效質(zhì)量分別為和。設MOSFET導電溝道沿[100]方向，其電導有效質(zhì)量可寫成：目前十三頁\總數(shù)二十二頁\編于十四點對于生長在（001）晶面的應變硅MOSFET來說，由于張應力的作用，原有的六重簡并能谷（Δ6）的簡并被解除，分為兩組：兩個能量降低的二重簡并能谷（Δ2）沿與溝道垂直的軸向；四個能量升高的四重簡并能谷（Δ4），沿與溝道平行的軸向。低能谷與高能谷之間能量差的經(jīng)驗值為0.6xeV（x為鍺含量）。應變硅MOSFET反型層中的導帶等能面與能量分裂示意圖目前十四頁\總數(shù)二十二頁\編于十四點由于Δ2的能量較低，被電子占據(jù)的幾率較大，且其等能面的軸向垂直于導電溝道，電子的電導的面內(nèi)有效質(zhì)量為（），所以應變硅MOSFET溝道中電子的平均電導有效質(zhì)量比體硅MOSFET的要小，并且Δ2與Δ4的能量差越大，載流子在這兩組能谷上的濃度之差就越顯著，平均電導有效質(zhì)量也就越小，遷移率降低。此外，由于能谷的分裂，減小了Δ2和Δ4谷間聲子散射幾率，電子散射幾率下降，這也會造成電子遷移率的增加。目前十五頁\總數(shù)二十二頁\編于十四點在普通硅MOSFET中，Δ2和Δ4之間存在一定的能量差，但在柵壓比較小時，這個能量差并不是很顯著。在應變硅MOSFET中，即使柵壓很小，由于應力的作用，Δ2和Δ4之間也存在較大的能量差。所以，谷間散射減小，提高了電子的遷移率。目前十六頁\總數(shù)二十二頁\編于十四點應變硅中空穴的輸運特性體硅材料中只有一個價帶頂，輕、重空穴帶都在此發(fā)生簡并，空穴的電導遷移率主要受重空穴的影響；當施加應變時，使得價帶Γ點簡并發(fā)生分裂。雙軸應變使得輕空穴帶上升，重空穴帶下降，空穴首先占據(jù)輕空穴帶，平均電導有效質(zhì)量降低，其遷移率將得到較大提高。同時能帶分裂降低了自旋-軌道帶的能量。

輕、重空穴能帶之間的能量差被加大，通過增大各價帶子能帶之間的能量差，使得帶間和帶內(nèi)散射減小，從而提高了面內(nèi)的空穴遷移率。目前十七頁\總數(shù)二十二頁\編于十四點與電子不同的是，應變硅中空穴的遷移率不僅與應力大小有關，并且與應力方式也有極其緊密的聯(lián)系。對于電子來說，單軸應力和雙軸應力對遷移率影響的差異并不明顯。對于空穴來說，特別是當溝道中橫向電場較大的情況下，單軸應力相對于雙軸應力有較大的優(yōu)勢。因此，雙軸應力已越來越不能適應集成電路發(fā)展的需要，單軸應力逐漸成為應變硅技術(shù)的主流。目前十八頁\總數(shù)二十二頁\編于十四點價帶中的子能帶的能量與垂直于溝道的有效質(zhì)量m⊥直接相關：m⊥越大，能級間的能量差越明顯。對于應變硅MOSFET中的空穴而言，有效質(zhì)量m⊥由應力的作用方式?jīng)Q定。在雙軸張應力的作用下，輕空穴帶（LH）具有較小的m⊥，重空穴帶（HH）具有較大的m⊥

。與雙軸張應力正好相反，單軸壓應力作用下的LH具有較大的m⊥

，HH具有較小的m⊥

。因此，在雙軸張應力PMOSFET中，由于反型層勢阱的作用，LH和HH的能量將產(chǎn)生不同程度的減小，由于LH的m⊥小于HH的m⊥，所以LH的能量減小量?ELH將大于HH的能量減小量?EHH。目前十九頁\總數(shù)二十二頁\編于十四點對于雙軸張應力作用下的應變硅PMOSFET來說，?ELH的減小一方面將導致LH中空穴濃度的降低，使反型層中空穴的平均電導有效質(zhì)量增大，另一方面，還會使子帶間的散射幾率增加。這些將使遷移率產(chǎn)生一定程度的降低，外加柵壓越大，遷移率的降低幅度越明顯；與之相反，單軸壓應力作用下的應變硅PMOSFET則不會受到能量量子化分布的影響。能量的量子化分布還會增強單軸壓應力的作用，使LH與HH能量差進一步增大，在一定程度上使遷移率得到提高。反型層勢阱子能帶在單軸壓應力和雙軸張應力作用下的能量分布目前二十頁\總數(shù)二十二頁\編于十四點不同的應變類型和方向?qū)w移率的影響是不一樣的。對電子而言，通過能谷分裂，增加△2谷的電子分布，許多壓力類型都可以增強電子遷移率：如溝道平面內(nèi)雙軸和單軸張應力、平面外單軸壓應力。對空穴而言，沿溝道方向的單軸壓應力對空穴遷移率的提升效果最好。下表總結(jié)了各個方向上能增強遷移率的應力類型，如果采用相反的應力類型，則會使遷移率退化。不同方向的應變增強遷