電子技術(shù)基礎(chǔ)第11章課件

回顧JK觸發(fā)器的邏輯功能有幾種？分別是什么？J、K的狀態(tài)值又分別等于多少？怎樣可構(gòu)成一個T觸發(fā)器？它具有什么邏輯功能？T’觸發(fā)器的邏輯功能又是什么？JK觸發(fā)器能否抑制“空翻”？主從型JK觸發(fā)器是邊沿觸發(fā)嗎？D觸發(fā)器的基本結(jié)構(gòu)組成分哪兩大部分？屬于何種觸發(fā)方式？D觸發(fā)器的邏輯功能有幾種？分別是什么？D的狀態(tài)值又分別等于多少？S+R=1(約束條件)Qn+1=S+R?

QnCP=1S·R=0寫出RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器的特征方程。第11章時序邏輯電路11.1時序邏輯電路的分析11.2計數(shù)器11.3寄存器（JK）（D）學(xué)習(xí)目的與要求了解時序邏輯電路的特點和一般分析方法；熟悉同步、異步時序邏輯電路的特點；掌握計數(shù)器的電路工作原理分析方法和步驟，了解其功能、分類及使用方法；掌握常用標(biāo)準(zhǔn)中規(guī)模計數(shù)器的邏輯功能與使用方法；11.1

時序邏輯電路的分析

由于觸發(fā)器是時序邏輯電路的基本單元，因此它在時序邏輯電路中必不可少，有些類型的時序邏輯電路除了觸發(fā)器，還含有一些組合邏輯門。本章介紹的計數(shù)器、寄存器與移位寄存器是時序邏輯電路的具體應(yīng)用。

在數(shù)字電路中，凡任何時刻電路的穩(wěn)態(tài)輸出，不僅和該時刻的輸入信號有關(guān)，而且還取決于電路原來的狀態(tài)者，都可以稱為時序邏輯電路。這就是時序邏輯電路的定義或者說是它的邏輯功能特點。1.時序邏輯電路的特點

時序邏輯電路的結(jié)構(gòu)組成可以用圖示的方框圖來表示。圖中X代表輸入信號，Y代表輸出信號，Z代表存儲電路的輸入信號，Q代表存儲電路的輸出信號，同時也是組合邏輯電路的部分輸入。

從電路框圖來看，時序邏輯電路均包含作為存儲單元的觸發(fā)器。事實上，時序邏輯電路的狀態(tài)，就是依靠觸發(fā)器記憶和表示的，時序電路中可以沒有組合邏輯電路，但不能沒有觸發(fā)器。

時序邏輯電路的種類繁多，在科研、生產(chǎn)、生活中完成各種各樣操作的例子也是千變?nèi)f化、不勝枚舉。通常時序邏輯電路的類型有：2.時序邏輯電路的分類（1）按功能可劃分有計數(shù)器、寄存器、移位寄存器、讀/寫存儲器、順序脈沖發(fā)生器等。（2）按電路中觸發(fā)器狀態(tài)變化是否同步可分為同步時序電路和異步時序電路。（3）按輸出信號的特性又可分為米萊型和莫爾型。（4）按能否編程又有可編程和不可編程時序電路之分。（5）按集成度的不同還可分為小規(guī)模（SSI）、中規(guī)模（MSI）、大規(guī)模（LSI）和超大規(guī)模（VLSI）之別。（6）按使用的開關(guān)元件類型可分有TTL型和CMOS型。

由時序邏輯電路的結(jié)構(gòu)框圖可以看出，各輸入、輸出信號之間存在著一定的關(guān)系，這些關(guān)系可以用一些方程式加以描述：

3.時序邏輯電路的功能描述

完整地描述時序邏輯電路的邏輯功能，離不開三個基本方程：輸出方程、驅(qū)動方程和次態(tài)方程。時序邏輯電路的描述方法比組合邏輯電路復(fù)雜，通常要用到tn和tn+1兩個相鄰的離散時間，這兩個相鄰的離散時間對應(yīng)了存儲電路中的現(xiàn)態(tài)和次態(tài)兩種不同狀態(tài)所處的時刻。為了能把在一系列時鐘脈沖操作下的電路狀態(tài)轉(zhuǎn)換全過程形象、直觀地描述出來，常用的方法就是我們在第10章講述的狀態(tài)轉(zhuǎn)換真值表、狀態(tài)轉(zhuǎn)換圖、時序圖等。這些方法我們將在對時序邏輯電路的分析過程中，更加具體地加以闡明。

以下圖所示3個T′觸發(fā)器構(gòu)成的時序邏輯電路為例，我們討論其分析方法和步驟。CPQ0JKQQF1CQ2JKQQF0CRDJKQQF2CQ1“1”分析電路類型：1

時序邏輯電路中如果除CP時鐘脈沖外，無其它輸入信號，就屬于莫爾型，若有其它輸入信號時為米萊型；各位觸發(fā)器的時鐘脈沖共用同一個CP脈沖時稱同步時序邏輯電路，若不是用同一個CP作為脈沖觸發(fā)則稱為異步時序邏輯電路。顯然，此計數(shù)器電路是莫爾型異步時序邏輯電路。4.時序邏輯電路的基本分析方法CPQ0JKQQF1CQ2JKQQF0CRDJKQQF2CQ1“1”寫出電路相應(yīng)方程式：2

對上述莫爾型電路只需寫出時鐘方程、驅(qū)動方程和次態(tài)方程。(1)驅(qū)動方程：(2)次態(tài)方程：(3)時鐘方程：CPQ0JKQQF1CQ2JKQQF0CRDJKQQF2CQ1“1”3把驅(qū)動方程代入次態(tài)方程可得

計數(shù)器計數(shù)前都要清零，讓三位觸發(fā)器均處于“0”態(tài)時開始計數(shù)。由次態(tài)方程可知，各位觸發(fā)器每來一次下跳沿計數(shù)脈沖狀態(tài)都要翻轉(zhuǎn)一次，其工作情況可用時序波形圖來描述：CPQ0Q1Q2實現(xiàn)了二分頻實現(xiàn)了四分頻實現(xiàn)了八分頻000001010011100101110111000001計數(shù)情況顯然是從三位二進制數(shù)000計至111，共計8次完成一個循環(huán)，因此稱為“模8”計數(shù)器。

無論是時序波形圖還是狀態(tài)轉(zhuǎn)換真值表，都反映了該計數(shù)器是從狀態(tài)000開始計數(shù)，每來一個計數(shù)脈沖，二進制數(shù)值便加1，輸入第8個計數(shù)脈沖時計滿歸零。作為整體，該電路可稱為模8加計數(shù)器、或八進制加計數(shù)器。作狀態(tài)轉(zhuǎn)換真值表

異步計數(shù)器總是用低位輸出推動相鄰高位觸發(fā)器，因此3個觸發(fā)器的狀態(tài)只能依次翻轉(zhuǎn)，不能同步。異步計數(shù)器結(jié)構(gòu)簡單，但計數(shù)速度較慢。4作狀態(tài)轉(zhuǎn)換圖5111110101100000001010011表示各位觸發(fā)器輸出數(shù)字的排序各位觸發(fā)器輸出二進制數(shù)的順序稱為有效循環(huán)體

從狀態(tài)轉(zhuǎn)換圖中又可直觀地看到計數(shù)器計數(shù)的順序及“?！睌?shù)。由于該計數(shù)器循環(huán)體中的8個二進制數(shù)就是三位觸發(fā)器輸出組合的全部，因此在計數(shù)開始前不清零就工作時，也可以由任何一個狀態(tài)進入有效循環(huán)體。我們把這種能夠在啟動后自動進入有效循環(huán)體的能力稱為自啟動能力。如果計數(shù)器啟動后狀態(tài)不能自行夠進入有效循環(huán)體，則稱為不具有自啟動能力。時序邏輯電路的分析步驟

從上述例子可以歸納出時序邏輯電路的一般分析步驟：①確定時序邏輯電路的類型。根據(jù)電路中各位觸發(fā)器是否采用同一個時鐘脈沖CP進行觸發(fā)，可判斷電路是同步時序邏輯電路還是異步時序邏輯電路；根據(jù)時序邏輯電路除CP端子外是否還有輸入信號判斷電路是米萊型還是莫爾型。②寫出已知時序邏輯電路的各相應(yīng)方程。包括驅(qū)動方程、次態(tài)方程、輸出方程(莫爾型電路不包含輸出方程)。當(dāng)所分析電路屬于異步時序邏輯電路時，還需寫出各位觸發(fā)器的時鐘方程。③繪制狀態(tài)轉(zhuǎn)換真值表或狀態(tài)轉(zhuǎn)換圖。依據(jù)是第2步所寫出的各種方程。④指出時序邏輯電路的功能。主要根據(jù)狀態(tài)轉(zhuǎn)換真值表或狀態(tài)轉(zhuǎn)換圖的結(jié)果。對圖7-4所示時序邏輯電路進行分析，寫出其功能真值表。

你會做嗎？

你能正確判斷出什么是米萊型時序邏輯電路和莫爾型時序邏輯電路嗎？

如何區(qū)分同步時序邏輯電路和異步時序邏輯電路？

檢驗學(xué)習(xí)結(jié)果試述時序邏輯電路的分析步驟？

CP1CP2CP3Q3nQ2nQ1nQ3n+1Q2n+1Q1n+11↓1↓0000012↓1↓2↓0010103↓3↓0100114↓2↓4↓0111005↓5↓1000006↓3↓6↓0000017↓7↓0010108↓4↓8↓010011回顧什么叫時序邏輯電路？時序邏輯電路由哪兩部分組成？按電路中觸發(fā)器狀態(tài)變化是否同步可分為

電路和

電路。按輸出信號的特性又可分為

型和

型。完整地描述時序邏輯電路的邏輯功能，需列寫哪三個基本方程？時序邏輯電路的分析步驟分別為哪四步？

計數(shù)器的種類很多。按其工作方式可分為同步計數(shù)器和異步計數(shù)器；按其進位制可分為二進制計數(shù)器、十進制計數(shù)器和任意進制計數(shù)器；按其功能又可分為加法計數(shù)器、減法計數(shù)器和加/減可逆計數(shù)器等。一、概念及分類計數(shù)器是時序邏輯電路的具體應(yīng)用，用來統(tǒng)計并寄存輸入脈沖個數(shù)，計數(shù)器的基本組成單元是各類觸發(fā)器。

計數(shù)器中的“數(shù)”是用觸發(fā)器的狀態(tài)組合來表示的，在計數(shù)脈沖作用下使一組觸發(fā)器的狀態(tài)逐個轉(zhuǎn)換成不同的狀態(tài)組合來表示數(shù)的增加或減少，即可達到計數(shù)的目的。計數(shù)器在運行時，所經(jīng)歷的狀態(tài)是周期性的，總是在有限個狀態(tài)中循環(huán)，通常將一次循環(huán)所包含的狀態(tài)總數(shù)稱為計數(shù)器的“?！?，用“M”表示。11.2

集成計數(shù)器

當(dāng)時序邏輯電路的觸發(fā)器位數(shù)為n，電路狀態(tài)按二進制數(shù)的自然態(tài)序循環(huán)，經(jīng)歷2n個獨立狀態(tài)時，稱此電路為二進制計數(shù)器。二、異步二進制計數(shù)器的分析CPQ0JKQQF1CQ2JKQQF0CRDJKQQF2C結(jié)構(gòu)原理：三個JK觸發(fā)器可構(gòu)成一個“模8”二進制計數(shù)器。觸發(fā)器F0用時鐘脈沖CP觸發(fā)，F(xiàn)1用Q0觸發(fā)，F(xiàn)2用Q1觸發(fā)；三位JK觸發(fā)器均接成T′觸發(fā)器—讓輸入端恒為高電平1；計數(shù)器計數(shù)狀態(tài)下清零端應(yīng)懸空為“1”。（如上一節(jié)的分析例題，就是一個三位觸發(fā)器構(gòu)成的二進制計數(shù)器。）Q1“1”

分析：圖中各位觸發(fā)器均為上升沿觸發(fā)的D觸發(fā)器。由于各位D觸發(fā)器的輸入D端與它們各自輸出的非聯(lián)在一起，所以，F(xiàn)0在每一個時鐘脈沖上升沿到來時翻轉(zhuǎn)一次。F1在Q0由1變0時翻轉(zhuǎn)，F(xiàn)2在Q1由1變0時翻轉(zhuǎn)，F(xiàn)3在Q2由1變0時翻轉(zhuǎn)。用D觸發(fā)器構(gòu)成的異步四位二進制加計數(shù)器00010010001101000101011001111000100110101011110011011110111100000000舉例三個JK觸發(fā)器都接成T觸發(fā)器，連接同一個CP，且前一級輸出作為后一級輸入，試分析電路功能。分析

各位觸發(fā)器共用一個CP，因此是同步時序邏輯電路；該電路除CP端子沒有其他端子，因此是莫爾型時序電路，結(jié)論：同步的莫爾型時序邏輯電路。判斷該時序邏輯電路的類型1寫出電路的驅(qū)動方程和次態(tài)方程2驅(qū)動方程：驅(qū)動方程代入各位觸發(fā)器特征方程可得次態(tài)方程為：根據(jù)次態(tài)方程填寫狀態(tài)轉(zhuǎn)換真值表3CPQ2Q1Q0Q2n+1Q1n+1Q0n+11↓0000012↓0010103↓0100114↓0111005↓1001016↓1011107↓1101118↓111000根據(jù)狀態(tài)轉(zhuǎn)換真值表畫出狀態(tài)轉(zhuǎn)換圖111110101100000001010011

由狀態(tài)轉(zhuǎn)換真值表可判斷出該電路是一個同步模8的二進制加計數(shù)器。指出電路功能4

計數(shù)器在控制、分頻、測量等電路中應(yīng)用非常廣泛，所以具有計數(shù)功能的集成電路種類較多。常用的集成芯片有74LS161、74LS90、74LS197、74LS160、74LS92等。我們將以74LS161、74LS160、74LS90為例，介紹集成計數(shù)器芯片電路的功能及正確的使用方法。三.集成異步計數(shù)器CT74LS90

集成計數(shù)器74LS90的管腳1和14分別是五進制、二進制計數(shù)器的時鐘脈沖輸入端；管腳2和3是直接清零端；管腳6和7是直接置9端；管腳4和13是空腳；管腳5是電源端；管腳10是“地”端；管腳12是二進制輸出端；管腳9、8、11是由低位到高位排列的五進制計數(shù)器的輸出端。74LS90共有14個管腳。

集成計數(shù)器74LS90構(gòu)成2-5-10進制計數(shù)器的方法如下：②1腳CPB作為時鐘脈沖輸入端，QD、QC、QB作為輸出端，有效狀態(tài)為000、001、010、011、100，可構(gòu)成一個五進制計數(shù)器。

CP

74LS90S91S92QCCPACPBR01R02UCC＋5VQBQDQA空GND空③構(gòu)成十進制計數(shù)器的方法有兩種：14腳CPA作為CP輸入端時，輸出端由高到低的排列順序為QD~QA，構(gòu)成一個8421BCD碼二—十進制計數(shù)器；1腳CPB作為CP輸入端，輸出為QA~QD時可構(gòu)成一個5421BCD碼二—十進制計數(shù)器。如下圖所示：

CP

74LS90S91S92QCCPACPBR01R02UCC＋5VQBQDQA空GND空①14腳CPA作為時鐘脈沖輸入端，12腳QA作為輸出端，可構(gòu)成一個一位二進制計數(shù)器。60進制計數(shù)器

集成計數(shù)器74LS90的功能擴展：00~99任意計數(shù)64進制計數(shù)器

利用兩片74LS90構(gòu)成個位片和十位片，采用預(yù)置數(shù)法(不存在無效態(tài))和反饋復(fù)位法(圖示，存在無效態(tài)十位6，個位10/十位6，個位4，故有效態(tài)只有00~59/00~63)可構(gòu)成00~99任意進制計數(shù)器。74LS90集成電路芯片的功能真值表輸入輸出RO1

RO2

S91

S92

CPA

CPBQD

QC

QB

QA110×××000011×0××0000××11××1001×0×0↓

0二進制計數(shù)×00×0

↓五進制計數(shù)0××0↓QA8421BCD碼十進制計數(shù)0×0×QD↓5421BCD碼十進制計數(shù)四、同步二進制計數(shù)器（略）

用四位二進制代碼可以表示一位十進制數(shù)，如最常用的8421BCD碼。8421BCD碼對應(yīng)十進制數(shù)時只能從0000取到1001來表示十進制的0~9十個數(shù)碼，而后面的1010~1111六個8421BCD代碼則在對應(yīng)的十進制數(shù)中不存在，稱它們?yōu)闊o效碼。因此，采用8421BCD碼計數(shù)時，計至第十個時鐘脈沖時，十進制計數(shù)器的輸出應(yīng)從“1001”跳變到“0000”，完成一次十進制數(shù)的有效碼循環(huán)。我們以十進制同步加計數(shù)器為例，介紹這類邏輯電路的工作原理。五、同步非二進制計數(shù)器

圖示同步十進制計數(shù)器由四位JK觸發(fā)器及四個與門所構(gòu)成。首先由電路結(jié)構(gòu)寫出各位觸發(fā)器的驅(qū)動方程和次態(tài)方程如下：驅(qū)動方程次態(tài)方程由次態(tài)方程可寫出同步十進制計數(shù)器的狀態(tài)轉(zhuǎn)換真值表：CPQ3Q2Q1Q0Q3n+1Q2n+1Q1n+1Q0n+11↓000000012↓000100103↓001000114↓001101005↓010001016↓010101107↓011001118↓011111009↓1000100110↓1001回零進位無效碼101010111011010011001101110101001110111111110100由狀態(tài)轉(zhuǎn)換真值表可畫出該計數(shù)器的狀態(tài)轉(zhuǎn)換圖如下：1010101111011100000000010010001101001111100110000111011001011110Q3Q2Q1Q0有效循環(huán)體無效碼無效碼無效碼

觀察狀態(tài)轉(zhuǎn)換圖可知，該計數(shù)器如果在計數(shù)開始時處在無效碼狀態(tài)，可自行進入有效循環(huán)體，具有自啟動能力。

所謂自啟動能力：指時序邏輯電路中某計數(shù)器中的無效狀態(tài)碼，若在開機時出現(xiàn)，不用人工或其它設(shè)備的干預(yù)，計數(shù)器能夠很快自行進入有效循環(huán)體，使無效狀態(tài)碼不再出現(xiàn)的能力。六、集成同步二進制計數(shù)器74LS161是16腳的集成二進制同步計數(shù)器，為上升沿觸發(fā)，具有以下功能：2、同步并行預(yù)置數(shù)；3、計數(shù)；4、保持；1、異步清零；其中CO為進位輸出端。74161的功能表01111Cr清零×0111LD預(yù)置××××0××011PT輸入使能×↑××↑CP時鐘××××d3d2d1d0××××××××××××D

C

B

A預(yù)置數(shù)據(jù)輸入0000d3d2d1d0保持保持計數(shù)QDQCQBQA輸出工作模式異步清零同步置數(shù)數(shù)據(jù)保持?jǐn)?shù)據(jù)保持加法計數(shù)41235671516CPABCGNDQDQCQBUcc74LS161891011121413CrDDLPTQACO·例11-6：試用CT74LS161構(gòu)成十進制計數(shù)器74LS161利用清零端或置數(shù)端可構(gòu)成N進制計數(shù)器。下圖所示為用一片74LS161構(gòu)成12進制計數(shù)器的兩種方法：將狀態(tài)1100反饋到清零端異步置零將狀態(tài)1011預(yù)置到置數(shù)端同步置數(shù)

上述兩種方法的比較：

用異步歸零構(gòu)成十二進制計數(shù)器，存在一個極短暫的過渡狀態(tài)1100，實為無效態(tài)。十二進制計數(shù)器從狀態(tài)0000開始計數(shù)，計到狀態(tài)1011時，再來一個CP計數(shù)脈沖，電路應(yīng)該立即歸零。然而用異步歸零法所得到的十二進制計數(shù)器，不是立即歸零，而是先轉(zhuǎn)換到狀態(tài)1100，借助1100的譯碼使電路歸零，隨后變?yōu)槌跏紶顟B(tài)0000。用74LS161構(gòu)成256進制和60進制計數(shù)器

高位片計數(shù)到0011時，低位片所計數(shù)為16×3=48，之后低位片繼續(xù)計數(shù)到1100，與非門輸出0，將兩片計數(shù)器同時清零。即過渡態(tài)為十進制數(shù)60，對應(yīng)二進制數(shù)為00111100。16×16=256CT74LS160CPQ0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CRLD七、集成十進制同步計數(shù)器（CT74LS160）

“160”為異步置

0CO=CTT·Q3Q0CO=Q3Q0CO=CTT·Q3Q0

異步置00保持×××××0×11保持××××××011計數(shù)××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR輸出輸入CT74LS160的功能表

進位輸出CO

在輸入第9個脈沖時為高電平，在輸入第10個脈沖時輸出下降沿。

CT74LS160與CT74LS161有何不同？十進制計數(shù)器

CT74LS160與二進制計數(shù)器

74LS161比較

CT74LS160CPQ0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CRLDCT74LS161CPQ0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CRLD◆邏輯符號形式一樣。

◆輸入端用法一樣。

◆“160”輸出

1位8421BCD碼；

“161”輸出4位二進制數(shù)。CT74LS160的計數(shù)態(tài)序表

00001010019000181110701106101050010411003010021000100000Q0Q1Q2Q3計數(shù)器狀態(tài)計數(shù)順序00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3計數(shù)器狀態(tài)計數(shù)順序CT74LS161(163)的計數(shù)態(tài)序表

[例]

試用CT74LS160構(gòu)成七進制計數(shù)器。解：①寫出S7

的二進制代碼②寫出反饋置數(shù)函數(shù)③畫電路圖S7

=0111C