計(jì)算機(jī)組成原理存儲(chǔ)系統(tǒng)

計(jì)算機(jī)組成原理存儲(chǔ)系統(tǒng)第一頁(yè)，共八十頁(yè)，編輯于2023年，星期二第二頁(yè)，共八十頁(yè)，編輯于2023年，星期二問(wèn)題：為什么有多種類型的存儲(chǔ)器？不同類型的存儲(chǔ)器工作原理分別是什么？它們?nèi)绾螀f(xié)同工作？微機(jī)的內(nèi)存怎樣組織？第三頁(yè)，共八十頁(yè)，編輯于2023年，星期二第七章存儲(chǔ)器

第一節(jié)存儲(chǔ)系統(tǒng)第四頁(yè)，共八十頁(yè)，編輯于2023年，星期二存儲(chǔ)器分類按所處位置及功能分類內(nèi)存(主存)：位于主機(jī)內(nèi)部，可被CPU直接訪問(wèn).外存(輔存)：位于主機(jī)外部，被視為外設(shè)外存的數(shù)據(jù)只有調(diào)入內(nèi)存，CPU才能應(yīng)用CPU內(nèi)存儲(chǔ)器外存儲(chǔ)器存儲(chǔ)器概述第五頁(yè)，共八十頁(yè)，編輯于2023年，星期二存儲(chǔ)器分類按存取方式分類隨機(jī)存取存儲(chǔ)器（RandomAccessMemory）順序存取存儲(chǔ)器（）只讀存儲(chǔ)器(Read-onlyMemory)按信息的可保護(hù)性分類易失性存儲(chǔ)器：斷電后信息將消失。非易失性存儲(chǔ)器：斷電后仍能保持信息。存儲(chǔ)器概述第六頁(yè)，共八十頁(yè)，編輯于2023年，星期二按存儲(chǔ)介質(zhì)分類存儲(chǔ)介質(zhì)一般具備3個(gè)特點(diǎn)具有兩種穩(wěn)定的狀態(tài)，分別代表二進(jìn)制代碼0和1；能方便地檢測(cè)出存儲(chǔ)介質(zhì)所處的狀態(tài)；兩種狀態(tài)容易相互轉(zhuǎn)換。半導(dǎo)體存儲(chǔ)器采用觸發(fā)器、電容來(lái)保存二進(jìn)制信息0和1。根據(jù)工藝不同，可分為雙極型和MOS型。磁表面存儲(chǔ)器光存儲(chǔ)器第七頁(yè)，共八十頁(yè)，編輯于2023年，星期二存儲(chǔ)容量存取時(shí)間價(jià)格可靠性功耗…存儲(chǔ)器的主要技術(shù)指標(biāo)存儲(chǔ)器的技術(shù)指標(biāo)第八頁(yè)，共八十頁(yè)，編輯于2023年，星期二存儲(chǔ)容量存儲(chǔ)器所能容納的二進(jìn)制信息量。存儲(chǔ)容量=字?jǐn)?shù)×字長(zhǎng)存儲(chǔ)速度：存取時(shí)間（MemoryAccessTime）：?jiǎn)?dòng)一次存儲(chǔ)器操作到完成該操作所需的全部時(shí)間。

存取時(shí)間愈短，性能愈好。存取寬度：一次訪問(wèn)存儲(chǔ)器所能存取的數(shù)據(jù)位數(shù)存儲(chǔ)器的技術(shù)指標(biāo)第九頁(yè)，共八十頁(yè)，編輯于2023年，星期二可靠性：存儲(chǔ)器的抗干擾能力和正確存取性能功耗：存儲(chǔ)器工作的耗電量。性價(jià)比：不僅包含存儲(chǔ)元件的價(jià)格，還包括外圍電路價(jià)格。存儲(chǔ)容量、速度和價(jià)格的關(guān)系：相互制約速度快的存儲(chǔ)器往往價(jià)格較高，容量也較小。存儲(chǔ)器的技術(shù)指標(biāo)第十頁(yè)，共八十頁(yè)，編輯于2023年，星期二對(duì)存儲(chǔ)器的目標(biāo)：容量大、速度快、價(jià)格低但是…沒(méi)有符合要求的類型如何解決？

體系結(jié)構(gòu)

多種類型組合在一起，形成存儲(chǔ)器系統(tǒng)分級(jí)存儲(chǔ)結(jié)構(gòu)第十一頁(yè)，共八十頁(yè)，編輯于2023年，星期二存儲(chǔ)系統(tǒng)的結(jié)構(gòu)開(kāi)放式的結(jié)構(gòu)

編程者自己決定使用哪個(gè)部件，自己編寫(xiě)程序隱含結(jié)構(gòu)

編程模型：只針對(duì)單一存儲(chǔ)器，唯一地址空間，機(jī)器自動(dòng)映射分級(jí)存儲(chǔ)結(jié)構(gòu)第十二頁(yè)，共八十頁(yè)，編輯于2023年，星期二分級(jí)存儲(chǔ)器結(jié)構(gòu)分級(jí)的原因：解決存儲(chǔ)器大容量、高速度與低價(jià)格之間的矛盾。多級(jí)存儲(chǔ)器寄存器組高速緩沖存儲(chǔ)器主存儲(chǔ)器外存儲(chǔ)器分級(jí)存儲(chǔ)結(jié)構(gòu)第十三頁(yè)，共八十頁(yè)，編輯于2023年，星期二高速緩沖存儲(chǔ)器

Cache存取速度比主存要快一個(gè)數(shù)量級(jí)，接近CPU的處理速度。片內(nèi)Cache集成在CPU芯片中，片外Cache位于主板上。訪問(wèn)過(guò)程緩存容量較小，如何保證能在緩存中找到所需要的數(shù)據(jù)？分級(jí)存儲(chǔ)結(jié)構(gòu)第十四頁(yè)，共八十頁(yè)，編輯于2023年，星期二程序訪問(wèn)的局部性原理

處理器在一段時(shí)間內(nèi)訪問(wèn)的存儲(chǔ)單元，都趨向于存在于一個(gè)較小的連續(xù)區(qū)域中程序訪問(wèn)特點(diǎn)數(shù)據(jù)訪問(wèn)特點(diǎn)緩存能提高訪問(wèn)速度的理論依據(jù)分級(jí)存儲(chǔ)結(jié)構(gòu)第十五頁(yè)，共八十頁(yè)，編輯于2023年，星期二緩存—主存從CPU角度看，緩存主存這一層次的速度接近于緩存Cache，而其容量和價(jià)格卻接近于主存。提高了存取速度，解決了速度和成本的矛盾。主存—外存速度接近于主存，而容量卻接近于外存，平均價(jià)位接近于低速、廉價(jià)的外存，解決了容量和成本的矛盾。分級(jí)存儲(chǔ)結(jié)構(gòu)第十六頁(yè)，共八十頁(yè)，編輯于2023年，星期二第七章存儲(chǔ)器

第二節(jié)RAM&ROM

第十七頁(yè)，共八十頁(yè)，編輯于2023年，星期二易失性存儲(chǔ)器特點(diǎn)：斷電后信息消失。RAM:SRAM：六管MOS觸發(fā)器。DRAM：由單管組成，需定時(shí)刷新。RAM第十八頁(yè)，共八十頁(yè)，編輯于2023年，星期二典型的存儲(chǔ)器芯片SRAM存儲(chǔ)位元使用雙穩(wěn)態(tài)觸發(fā)器表示0和1。“1”狀態(tài)：T1截止，T2導(dǎo)通“0”狀態(tài)：T2截止，T1導(dǎo)通不掉電的情況下，信息穩(wěn)定保持（靜態(tài)）。存取速度快六管MOS靜態(tài)存儲(chǔ)器結(jié)構(gòu)第十九頁(yè)，共八十頁(yè)，編輯于2023年，星期二典型的存儲(chǔ)器芯片DRAM存儲(chǔ)單元

利用電容存儲(chǔ)電荷來(lái)保存信息T：門(mén)控管C：電容不掉電的情況下，信息也會(huì)丟失，需要不斷刷新。刷新：經(jīng)過(guò)一段時(shí)間后，信息可能丟失，需要重寫(xiě)存取速度慢，集成度高（容量大）單管MOS動(dòng)態(tài)存儲(chǔ)器結(jié)構(gòu)第二十頁(yè)，共八十頁(yè)，編輯于2023年，星期二DRAM的刷新刷新間隔時(shí)間：DRAM允許的最大信息保持時(shí)間采用讀出方式進(jìn)行刷新刷新周期：從上一次刷新結(jié)束到下一次對(duì)整個(gè)DRAM全部刷新一遍為止的時(shí)間間隔。大小主要取決于電容電荷的泄漏速度，一般為2ms、4ms、8ms或更長(zhǎng)。典型的存儲(chǔ)器芯片第二十一頁(yè)，共八十頁(yè)，編輯于2023年，星期二集中式刷新在刷新周期內(nèi)，集中時(shí)間連續(xù)地對(duì)全部存儲(chǔ)單元逐行刷新一遍。在刷新操作期間，不允許CPU對(duì)存儲(chǔ)器進(jìn)行正常的訪問(wèn)。優(yōu)點(diǎn)：讀寫(xiě)操作時(shí)不受刷新工作的影響，系統(tǒng)的存取速度比較高。主要缺點(diǎn)：在集中刷新期間必須停止讀寫(xiě)，這一段時(shí)間稱為“死區(qū)”而且存儲(chǔ)容量越大，死區(qū)就越長(zhǎng)。第二十二頁(yè)，共八十頁(yè)，編輯于2023年，星期二分散式刷新把對(duì)每行存儲(chǔ)單元的刷新分散到每個(gè)系統(tǒng)存取周期內(nèi)完成。此時(shí)系統(tǒng)存取周期被分為兩部分，周期前半段時(shí)間進(jìn)行正常的存儲(chǔ)器訪問(wèn)，后半段時(shí)間進(jìn)行刷新操作。在一個(gè)系統(tǒng)存取周期內(nèi)刷新存儲(chǔ)矩陣中的一行。增加了系統(tǒng)的存取周期。優(yōu)點(diǎn)：沒(méi)有死區(qū)。缺點(diǎn)：刷新過(guò)于頻繁。系統(tǒng)存取周期是存儲(chǔ)芯片存取周期的兩倍，降低了訪問(wèn)存儲(chǔ)器的速度。第二十三頁(yè)，共八十頁(yè)，編輯于2023年，星期二異步式刷新把刷新操作平均分配到整個(gè)最大刷新間隔內(nèi)進(jìn)行。相鄰兩行的刷新間隔為：最大刷新間隔時(shí)間÷行數(shù)第二十四頁(yè)，共八十頁(yè)，編輯于2023年，星期二RAM芯片大量存儲(chǔ)位元按一定的規(guī)則排列起來(lái)構(gòu)成了存儲(chǔ)體。存儲(chǔ)體、讀寫(xiě)電路、譯碼驅(qū)動(dòng)電路、控制電路等集成在一塊芯片上，組成各種不同類型的存儲(chǔ)芯片。第二十五頁(yè)，共八十頁(yè)，編輯于2023年，星期二存儲(chǔ)芯片的內(nèi)部組成線性組成所有存儲(chǔ)單元線性排成一列每一個(gè)存儲(chǔ)單元中的多個(gè)存儲(chǔ)位元的字驅(qū)動(dòng)線連在一起，構(gòu)成字線；位線分別連接到相應(yīng)的數(shù)據(jù)線。當(dāng)?shù)刂肺粩?shù)n較大時(shí)，譯碼器的規(guī)模隨之增大很多，導(dǎo)致電路復(fù)雜，譯碼時(shí)間很長(zhǎng)，存儲(chǔ)芯片的速度太慢。第二十六頁(yè)，共八十頁(yè)，編輯于2023年，星期二二維組成所有存儲(chǔ)單元排列成矩陣形式，將地址分成兩組，分別送給X方向和Y方向的兩個(gè)譯碼器，在行和列的交叉點(diǎn)共同選擇一個(gè)存儲(chǔ)單元，對(duì)其進(jìn)行讀寫(xiě)操作。一個(gè)采用二維組成的16字×1位的存儲(chǔ)芯片適合于構(gòu)造大容量的存儲(chǔ)芯片。第二十七頁(yè)，共八十頁(yè)，編輯于2023年，星期二

SRAM存儲(chǔ)器組成：存儲(chǔ)矩陣地址譯碼器控制邏輯三態(tài)數(shù)據(jù)緩沖器典型的存儲(chǔ)器芯片第二十八頁(yè)，共八十頁(yè)，編輯于2023年，星期二SRAM芯片讀操作周期和寫(xiě)操作周期的時(shí)序圖第二十九頁(yè)，共八十頁(yè)，編輯于2023年，星期二SDRAM---同步動(dòng)態(tài)存儲(chǔ)器DDR---雙倍速率內(nèi)存(DDR2\DDR3\DDR4\DDR5等)內(nèi)存第三十頁(yè)，共八十頁(yè)，編輯于2023年，星期二典型的存儲(chǔ)器芯片地址譯碼器：對(duì)地址信號(hào)進(jìn)行譯碼，選擇存儲(chǔ)單元。線性譯碼(單譯碼)只用一個(gè)地址譯碼器電路譯碼，譯碼輸出的選擇線直接選中存儲(chǔ)單元。第三十一頁(yè)，共八十頁(yè)，編輯于2023年，星期二復(fù)合譯碼：n位地址分為行、列地址分別譯碼，只有X向和Y向的選擇線同時(shí)選中的存儲(chǔ)單元，才能進(jìn)行讀或?qū)懖僮?。特點(diǎn)：復(fù)合譯碼所需選擇線數(shù)目少，適用于大容量的存儲(chǔ)器。典型的存儲(chǔ)器芯片第三十二頁(yè)，共八十頁(yè)，編輯于2023年，星期二DRAM的構(gòu)成地址：分行地址和列地址兩次送入。RAS＃有效時(shí)，行地址送入行地址鎖存器CAS＃有效時(shí)，列地址送入列地址鎖存器4M×4位的DRAM典型的存儲(chǔ)器芯片第三十三頁(yè)，共八十頁(yè)，編輯于2023年，星期二動(dòng)態(tài)RAM芯片讀操作周期和寫(xiě)操作周期的時(shí)序圖第三十四頁(yè)，共八十頁(yè)，編輯于2023年，星期二第三十五頁(yè)，共八十頁(yè)，編輯于2023年，星期二SRAM和DRAM的對(duì)比比較內(nèi)容SRAMDRAM存儲(chǔ)信息0和1的方式雙穩(wěn)態(tài)觸發(fā)器極間電容上的電荷電源不掉電時(shí)信息穩(wěn)定信息會(huì)丟失刷新不需要需要集成度低高容量小大價(jià)格高低速度快慢適用場(chǎng)合Cache主存第三十六頁(yè)，共八十頁(yè)，編輯于2023年，星期二只讀存儲(chǔ)器ROM存儲(chǔ)的信息只能讀出，不能隨機(jī)改寫(xiě)或存入，特點(diǎn)：非易失性斷電后信息不會(huì)丟失編程：指往只讀存儲(chǔ)器中寫(xiě)入數(shù)據(jù)的過(guò)程。根據(jù)可編程的方式和頻度的不同，只讀存儲(chǔ)器可分為：掩膜式ROM(MaskROM)可編程PROM(ProgrammableROM)可擦除EPROM(ErasablePROM)電可擦EEPROM(ElectricallyEPROM)快擦寫(xiě)ROM(FlashROM)內(nèi)存第三十七頁(yè)，共八十頁(yè)，編輯于2023年，星期二掩膜式ROM(MROM)生產(chǎn)廠家在制造芯片時(shí)將數(shù)據(jù)寫(xiě)入芯片，用戶不能更改存儲(chǔ)器的內(nèi)容，只能讀出數(shù)據(jù)使用?？煽啃愿撸啥雀?，批量生產(chǎn)之后價(jià)格便宜，但靈活性差。一次可編程ROM（PROM）

芯片生產(chǎn)時(shí)，所有存儲(chǔ)單元均被寫(xiě)成“0”或均被寫(xiě)成“1”用戶可以根據(jù)需要寫(xiě)一次。只讀存儲(chǔ)器雙極固定掩膜式ROM第三十八頁(yè)，共八十頁(yè)，編輯于2023年，星期二PROM存儲(chǔ)位元的基本結(jié)構(gòu)全“1”熔斷絲型全“0”肖特基二極管型紫外線可擦除的PROM（EPROM）高壓寫(xiě)入紫外線光照擦除不能在線進(jìn)行擦除和編程單個(gè)SIMOS管構(gòu)成的存儲(chǔ)位元只讀存儲(chǔ)器和閃速存儲(chǔ)器第三十九頁(yè)，共八十頁(yè)，編輯于2023年，星期二電可擦除的PROM（EEPROM或E2PROM）用電在線擦除和編程的，重編程只需幾秒鐘。它可以擦除和編程單個(gè)存儲(chǔ)單元或者數(shù)據(jù)塊。浮柵隧道氧化層MOS存儲(chǔ)管閃速存儲(chǔ)器簡(jiǎn)稱閃存，是由Intel公司于80年代后期首先推出的。它是一種高密度、非易失性的可讀/寫(xiě)存儲(chǔ)器。

Flash存儲(chǔ)器的兩種單管疊柵存儲(chǔ)位元結(jié)構(gòu)第四十頁(yè)，共八十頁(yè)，編輯于2023年，星期二非易失性存儲(chǔ)器

只讀存儲(chǔ)器(ROM)只讀存儲(chǔ)器ROM在使用過(guò)程中,只能讀出存儲(chǔ)的信息,而不能用通常的方法寫(xiě)入信息?？刹脸腜ROM(EPROM)用戶按規(guī)定方法可多次改寫(xiě)內(nèi)容,改寫(xiě)時(shí)先用紫外線擦除ROM第四十一頁(yè)，共八十頁(yè)，編輯于2023年，星期二典型的存儲(chǔ)器芯片電可擦除的PROM(E2PROM)能以字節(jié)為單位進(jìn)行擦除和改寫(xiě),并可直接在機(jī)器內(nèi)進(jìn)行擦除和改寫(xiě)。閃速存儲(chǔ)器(FlashMemory)E2PROM-2832A容量：4K*8bit第四十二頁(yè)，共八十頁(yè)，編輯于2023年，星期二ROM存儲(chǔ)芯片的外封裝特性如果一個(gè)芯片有2n

個(gè)字，每個(gè)字有m位，則它有：n個(gè)地址輸入An-1～A0m個(gè)數(shù)據(jù)輸出Dm-1～D0一個(gè)片選信號(hào)除了掩膜式ROM，所有其它的ROM都有一個(gè)編程控制輸入端（VPP），芯片編程器用它來(lái)向芯片寫(xiě)入數(shù)據(jù)。只讀存儲(chǔ)器和閃速存儲(chǔ)器2716型EPROM（2K×8位）的內(nèi)部結(jié)構(gòu)圖

第四十三頁(yè)，共八十頁(yè)，編輯于2023年，星期二對(duì)于存儲(chǔ)器芯片，需要了解：芯片的地址線、數(shù)據(jù)線、片選線和讀寫(xiě)控制線地址線條數(shù)決定了有多少個(gè)存儲(chǔ)單元；數(shù)據(jù)線條數(shù)表明每個(gè)存儲(chǔ)單元所能存儲(chǔ)的二進(jìn)制數(shù)的位數(shù)。典型的存儲(chǔ)器芯片第四十四頁(yè)，共八十頁(yè)，編輯于2023年，星期二DRAM存儲(chǔ)器芯片

存儲(chǔ)容量：64K×1位（64K個(gè)存儲(chǔ)單元，每單元1位）

存儲(chǔ)矩陣：4個(gè)128*128

地址引腳：8條

RAS#有效時(shí)送8位行地址

CAS#有效時(shí)送8位列地址

數(shù)據(jù)線：輸入、輸出分開(kāi)（DIN、DOUT）。典型的存儲(chǔ)器芯片第四十五頁(yè)，共八十頁(yè)，編輯于2023年，星期二各存儲(chǔ)器的用途存儲(chǔ)器應(yīng)用SRAMDRAMROMPROMEPROME2PROMFlashMemoryCache計(jì)算機(jī)主存固定程序，微程序控制器用戶自編程序，工業(yè)控制機(jī)或電器用戶編寫(xiě)并可修改程序，產(chǎn)品試制階段程序IC卡上存儲(chǔ)器固態(tài)盤(pán)、IC卡第四十六頁(yè)，共八十頁(yè)，編輯于2023年，星期二第七章存儲(chǔ)器

第三節(jié)主存的設(shè)計(jì)第四十七頁(yè)，共八十頁(yè)，編輯于2023年，星期二主存儲(chǔ)器的組成地址內(nèi)容組織形式存儲(chǔ)器芯片的構(gòu)成存儲(chǔ)體地址譯碼和驅(qū)動(dòng)電路讀寫(xiě)電路存儲(chǔ)控制電路：根據(jù)來(lái)自I/O或CPU的讀寫(xiě)控制信號(hào)，產(chǎn)生一系列時(shí)序信號(hào)，控制存儲(chǔ)器完成讀寫(xiě)操作。

第四十八頁(yè)，共八十頁(yè)，編輯于2023年，星期二一個(gè)存儲(chǔ)體的例子：每個(gè)存儲(chǔ)單元可以存放4個(gè)字節(jié)，稱其寬度為4字節(jié)字節(jié)和字的定義字節(jié)是8bit字2字節(jié)/4字節(jié)第四十九頁(yè)，共八十頁(yè)，編輯于2023年，星期二大小端存儲(chǔ)模式小端(little-endian):將低序字節(jié)存儲(chǔ)在起始地址X86結(jié)構(gòu)ARM

DSP大端(big-endian)

:高序字節(jié)存儲(chǔ)在起始地址C51PowerPC對(duì)準(zhǔn)存放與非對(duì)準(zhǔn)存放對(duì)準(zhǔn)存放：信息存放的起始地址必須是該信息寬度（字節(jié)數(shù)）的整數(shù)倍。非對(duì)準(zhǔn)存放的缺陷：訪存次數(shù)增加存儲(chǔ)器第五十頁(yè)，共八十頁(yè)，編輯于2023年，星期二單片存儲(chǔ)器芯片容量有限講授：存儲(chǔ)器接口設(shè)計(jì)第五十一頁(yè)，共八十頁(yè)，編輯于2023年，星期二為某地址總線為20位的8位微機(jī)系統(tǒng)設(shè)計(jì)一個(gè)容量為20KB的存儲(chǔ)器子系統(tǒng)。

其中SRAM容量為4KB，ROM容量為16KB。設(shè)計(jì)任務(wù)假設(shè)：SRAM采用2114芯片，

ROM采用2732芯片第五十二頁(yè)，共八十頁(yè)，編輯于2023年，星期二存儲(chǔ)器容量的擴(kuò)展方法問(wèn)題1：如何擴(kuò)展存儲(chǔ)容量？存儲(chǔ)容量=字?jǐn)?shù)×位數(shù)

存儲(chǔ)器容量的擴(kuò)展方法從位數(shù)方向擴(kuò)展位擴(kuò)展從字?jǐn)?shù)方向擴(kuò)展字?jǐn)U展從字長(zhǎng)和位數(shù)兩個(gè)方向擴(kuò)展字位擴(kuò)展

第五十三頁(yè)，共八十頁(yè)，編輯于2023年，星期二存儲(chǔ)器位寬數(shù)據(jù)總線寬度處理器字長(zhǎng)

==

01011101<=

在8位的微機(jī)系統(tǒng)中使用2114芯片（1K×4位）第五十四頁(yè)，共八十頁(yè)，編輯于2023年，星期二位擴(kuò)展高四位低四位八位1K×4位的SRAM芯片1K×8位的SRAM存儲(chǔ)器第五十五頁(yè)，共八十頁(yè)，編輯于2023年，星期二位擴(kuò)展法存儲(chǔ)器芯片的數(shù)據(jù)位不能滿足讀寫(xiě)的基本要求時(shí)進(jìn)行位擴(kuò)展連接規(guī)則：

多個(gè)同字?jǐn)?shù)的存儲(chǔ)器芯片的地址、片選、讀/寫(xiě)

端相應(yīng)并聯(lián)

數(shù)據(jù)引腳各自連接到數(shù)據(jù)總線的不同位位擴(kuò)展第五十六頁(yè)，共八十頁(yè)，編輯于2023年，星期二存儲(chǔ)器容量的擴(kuò)展方法000000000000高位地址低位地址1K×8位的SRAM存儲(chǔ)器4K×8位000H~3FFH000H~FFFH001111111111010000000000011111111111100000000000101111111111110000000000111111111111第五十七頁(yè)，共八十頁(yè)，編輯于2023年，星期二CPU對(duì)存儲(chǔ)單元的訪問(wèn)過(guò)程：片選：選擇存儲(chǔ)器芯片。字選：再?gòu)倪x中的芯片中依照地址碼選擇相應(yīng)的存儲(chǔ)單元讀寫(xiě)數(shù)據(jù)。連接規(guī)則：

芯片的數(shù)據(jù)線、讀/寫(xiě)控制線并聯(lián)

低位地址線連接到芯片地址引腳完成字選

高位地址得到片選信號(hào)字?jǐn)U展

問(wèn)題2：高位地址如何產(chǎn)生片選信號(hào)？存儲(chǔ)器容量的擴(kuò)展方法第五十八頁(yè)，共八十頁(yè)，編輯于2023年，星期二存儲(chǔ)器片選信號(hào)的產(chǎn)生方法線選法：用高位地址中的某一位直接作為存儲(chǔ)器芯片的片選信號(hào)CS#A15A11～A0A12

CSCS

CS

CSA14A13(2)(1)(0)(3)第五十九頁(yè)，共八十頁(yè)，編輯于2023年，星期二芯片A19～

A16A15A14A13A12A11～A0可用地址空間0123××××××××××××××××1110110110110111全0～全1全0～全1全0～全1全0～全1×E000H～×EFFFH×D000H～×DFFFH×B000H～×BFFFH×7000H～×7FFFH線選法第六十頁(yè)，共八十頁(yè)，編輯于2023年，星期二片選方法－線選法優(yōu)點(diǎn)：電路簡(jiǎn)單，不需外加邏輯電路。缺點(diǎn)：不能充分利用系統(tǒng)的存儲(chǔ)空間

地址空間不連續(xù)

地址重疊適用于存儲(chǔ)容量較小的簡(jiǎn)單微機(jī)系統(tǒng)存儲(chǔ)器片選信號(hào)的產(chǎn)生方法如何改進(jìn)？第六十一頁(yè)，共八十頁(yè)，編輯于2023年，星期二怎樣才能充分的利用地址空間？N位地址線可以產(chǎn)生？個(gè)信號(hào)每個(gè)信號(hào)對(duì)應(yīng)一個(gè)存儲(chǔ)器芯片如何避免地址重復(fù)？存儲(chǔ)器片選信號(hào)的產(chǎn)生方法全譯碼法增加譯碼器所有地址線都參與選擇第六十二頁(yè)，共八十頁(yè)，編輯于2023年，星期二IO/M片選方法－全譯碼法全譯碼法A13A12VccA19

A14A11～A0

CE......BAE32:4

Y2E2E1第六十三頁(yè)，共八十頁(yè)，編輯于2023年，星期二芯片A19～

A14A13A12A11～A0可用地址空間012300000000000000000000000000011011全0～全1全0～全1全0～全1全0～全100000H～00FFFH01000H～01FFFH02000H～02FFFH03000H～03FFFH全譯碼法第六十四頁(yè)，共八十頁(yè)，編輯于2023年，星期二片選方法－全譯碼法優(yōu)點(diǎn)：地址范圍唯一而且連續(xù)

不會(huì)產(chǎn)生地址重疊現(xiàn)象缺點(diǎn)：對(duì)譯碼電路要求較高適用于存儲(chǔ)器芯片較多的系統(tǒng)存儲(chǔ)器片選信號(hào)的產(chǎn)生方法第六十五頁(yè)，共八十頁(yè)，編輯于2023年，星期二片選方法－部分譯碼法方法：將高位地址線中某幾位(不是全部高位)地址經(jīng)過(guò)譯碼器譯碼，作為片選信號(hào)線選法和全譯碼法的混合方式。存在地址重疊問(wèn)題。存儲(chǔ)器片選信號(hào)的產(chǎn)生方法第六十六頁(yè)，共八十頁(yè)，編輯于2023年，星期二字?jǐn)U展：全譯碼法1K×8位的存儲(chǔ)器擴(kuò)展為4K×8位存儲(chǔ)器。存儲(chǔ)器容量的擴(kuò)展方法D0D7A0A9A10A192:4地址譯碼器D0

D7

~A0A91k×8…CE………D0

D7

~A0A91k×8…CED0

D7

~A0A91k×8…CED0

D7

~A0A91k×8…CE…第六十七頁(yè)，共八十頁(yè)，編輯于2023年，星期二字位擴(kuò)展法字向和位向均不能滿足要求時(shí)需進(jìn)行字向和位向同時(shí)擴(kuò)展。對(duì)存儲(chǔ)器芯片進(jìn)行分組，組內(nèi)采用位擴(kuò)展法連接（數(shù)據(jù)線連接不同），組間采用字?jǐn)U展法連接（片選線連接不同）。存儲(chǔ)器容量的擴(kuò)展方法第六十八頁(yè)，共八十頁(yè)，編輯于2023年，星期二

歸納：存儲(chǔ)器容量擴(kuò)展的關(guān)鍵在于存儲(chǔ)器芯片與DB、AB、CB的連接與DB的連接:根據(jù)芯片的數(shù)據(jù)位決定是否需要位擴(kuò)展。與AB的連接:保證對(duì)存儲(chǔ)器的所有單元正確尋址。與CB的連接:片選、讀寫(xiě)控制線。存儲(chǔ)器容量的擴(kuò)展方法第六十九頁(yè)，共八十頁(yè)，編輯于2023年，星期二小結(jié)存儲(chǔ)器容量的擴(kuò)展方法字?jǐn)U展、位擴(kuò)展、字位擴(kuò)展存儲(chǔ)器片選信號(hào)的產(chǎn)生方法線選法、全譯碼法、部分譯碼法思考：如果由低位地址產(chǎn)生片選信號(hào)，會(huì)產(chǎn)生什么影響？第七十頁(yè)，共八十頁(yè)，編輯于2023年，星期二單機(jī)系統(tǒng)中，主存與CPU速度的不匹配是高速計(jì)算的瓶頸。提高存儲(chǔ)系統(tǒng)性能的主要措施存取速度角度：尋找高速元件結(jié)構(gòu)角度：采用層次結(jié)構(gòu)采用高速緩沖存儲(chǔ)器存取寬度角度：增加存儲(chǔ)器的字長(zhǎng)采用并行操作的雙端口存儲(chǔ)器采用多模塊交叉存儲(chǔ)器第七十一頁(yè)，共八十頁(yè)，編輯于2023年，星期二并行主存系統(tǒng)在一個(gè)主存周期內(nèi)