原理圖輸入法設(shè)計流程_第1頁
原理圖輸入法設(shè)計流程_第2頁
原理圖輸入法設(shè)計流程_第3頁
原理圖輸入法設(shè)計流程_第5頁
已閱讀5頁,還剩30頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

原理圖輸入法設(shè)計流程第一頁,共三十五頁,編輯于2023年,星期二1.1傳統(tǒng)數(shù)字電路設(shè)計技術(shù)存在的問題1.低速。2.設(shè)計規(guī)模小。3.分析技術(shù)無法適應(yīng)需要。4.效率低成本高。5.可靠性低。6.體積大功耗大。7.功能有限。。8.無法功能升級。9.知識產(chǎn)權(quán)不易保護。

第二頁,共三十五頁,編輯于2023年,星期二1.2現(xiàn)代數(shù)字系統(tǒng)自動設(shè)計流程

1.2.1設(shè)計輸入

圖1-1應(yīng)用于FPGA/CPLD的EDA開發(fā)流程第三頁,共三十五頁,編輯于2023年,星期二1.2.1設(shè)計輸入

1.圖形輸入

原理圖輸入狀態(tài)圖輸入波形圖輸入2.HDL文本輸入將使用了某種硬件描述語言(HDL)的電路設(shè)計文本,如VHDL或Verilog的源程序,進行編輯輸入。第四頁,共三十五頁,編輯于2023年,星期二1.2.2硬件描述語言

硬件描述語言VHDL和VerilogHDL在現(xiàn)在EDA設(shè)計中使用最多,也擁有幾乎所有的主流EDA工具的支持。VHDL在電子設(shè)計領(lǐng)域得到了廣泛應(yīng)用。能將以VHDL語言描述數(shù)字系統(tǒng)的程序“翻譯”成數(shù)字電路結(jié)構(gòu)圖文件的軟件工具稱為VHDL綜合器。

第五頁,共三十五頁,編輯于2023年,星期二1.2.3綜合圖1-2計算機軟/硬件描述語言編譯/綜合工具的不同之處

第六頁,共三十五頁,編輯于2023年,星期二1.2.4適配

圖1-1應(yīng)用于FPGA/CPLD的EDA開發(fā)流程

1.2.5時序仿真與功能仿真1.2.6編程下載

1.2.7硬件測試

第七頁,共三十五頁,編輯于2023年,星期二1.3QuartusII簡介

圖1-3QuartusII設(shè)計流程第八頁,共三十五頁,編輯于2023年,星期二1.4原理圖輸入設(shè)計實例

1.4.1電路原理圖編輯輸入圖1-4選擇編輯文件類型

(1)新建一個文件夾。(2)打開原理圖編輯窗。

第九頁,共三十五頁,編輯于2023年,星期二1.4.1電路原理圖編輯輸入圖1-5打開原理圖編輯窗

(2)打開原理圖編輯窗。

第十頁,共三十五頁,編輯于2023年,星期二圖1-6調(diào)入需要的宏功能元件(Symbol)74138(3)編輯構(gòu)建電路原理圖。第十一頁,共三十五頁,編輯于2023年,星期二圖5-7示例電路圖

(3)編輯構(gòu)建電路原理圖。(4)文件存盤。

第十二頁,共三十五頁,編輯于2023年,星期二圖1-8利用“NewPrejectWizard”創(chuàng)建工程EXAMP1

1.4.2創(chuàng)建工程(1)打開建立新工程管理窗。第十三頁,共三十五頁,編輯于2023年,星期二圖1-9將所有相關(guān)的文件都加入進此工程

1.4.2創(chuàng)建工程(2)將設(shè)計文件加入工程中。

第十四頁,共三十五頁,編輯于2023年,星期二

圖1-10選擇目標器件EP2C8Q208C81.4.2創(chuàng)建工程(3)選擇目標芯片。

第十五頁,共三十五頁,編輯于2023年,星期二圖1-11EXAMP1工程管理窗

1.4.2創(chuàng)建工程(4)工具設(shè)置。

(5)結(jié)束設(shè)置。

第十六頁,共三十五頁,編輯于2023年,星期二圖1-1274138的真值表1.4.3功能分析

第十七頁,共三十五頁,編輯于2023年,星期二圖1-13選擇目標器件EP2C5T144C8

1.4.4編譯前設(shè)置

(1)選擇FPGA目標芯片。第十八頁,共三十五頁,編輯于2023年,星期二圖1-14選擇配置器件的工作方式

1.4.4編譯前設(shè)置

(2)選擇配置器件的工作方式。

第十九頁,共三十五頁,編輯于2023年,星期二圖1-15選擇配置器件型號和壓縮方式(3)選擇配置器件和編程方式。

(4)選擇目標器件閑置引腳的狀態(tài)。

(5)雙功能引腳選擇。第二十頁,共三十五頁,編輯于2023年,星期二圖1-16全程編譯后出現(xiàn)報錯信息

1.4.5全程編譯第二十一頁,共三十五頁,編輯于2023年,星期二圖1-17選擇編輯矢量波形文件圖1-18波形編輯器1.4.6邏輯功能測試

(1)打開波形編輯器。第二十二頁,共三十五頁,編輯于2023年,星期二圖1-19設(shè)置仿真時間長度

1.4.6邏輯功能測試

(2)設(shè)置仿真時間區(qū)域。

第二十三頁,共三十五頁,編輯于2023年,星期二圖1-20vwf激勵波形文件存盤

1.4.6邏輯功能測試

(3)波形文件存盤。

第二十四頁,共三十五頁,編輯于2023年,星期二圖1-21向波形編輯器拖入信號節(jié)點1.4.6邏輯功能測試

(4)將工程EXAMP1的端口信號名選入波形編輯器中。第二十五頁,共三十五頁,編輯于2023年,星期二圖1-22設(shè)置好的激勵波形圖

1.4.6邏輯功能測試

(5)編輯輸入波形(輸入激勵信號)。

第二十六頁,共三十五頁,編輯于2023年,星期二圖1-23選擇仿真約束和控制1.4.6邏輯功能測試

(6)仿真器參數(shù)設(shè)置。第二十七頁,共三十五頁,編輯于2023年,星期二圖1-24仿真波形輸出

1.4.6邏輯功能測試

(7)啟動仿真器。

(8)觀察仿真結(jié)果。第二十八頁,共三十五頁,編輯于2023年,星期二圖1-25AI與SO的延時波形顯示

1.4.6邏輯功能測試

(8)觀察仿真結(jié)果。第二十九頁,共三十五頁,編輯于2023年,星期二1.5硬件測試

圖1-26圖1-4所示電路于EP2C5T144內(nèi)的引腳鎖定情況5.5.1引腳鎖定

第三十頁,共三十五頁,編輯于2023年,星期二圖1-27AssignmentEditor編輯器表格式引腳鎖定對話框

1.5.1引腳鎖定

第三十一頁,共三十五頁,編輯于2023年,星期二圖1-28選擇編程下載文件和下載模式

1.5.2對FPGA編程配置(1)打開編程窗和配置文件。第三十二頁,共三十五頁,編輯于2023年,星期二圖1-29加入編程下載方式

1.5.2對FPGA編程配置(2)設(shè)置編程器。

第三十三頁,共三十五頁,編輯于2023年,星期二圖1-30雙擊選中的編程方式名

(3)硬件測試。(4)編程配置器件。

第三十四頁,共三十五頁,編輯于2023年,星期二實驗1-1.血型合格鑒定電路的設(shè)計及驗證

1-2.碼制轉(zhuǎn)換電路設(shè)計及驗證設(shè)計一個8421碼和2421碼相互轉(zhuǎn)換的邏

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論