芯片封裝測試流程

IntroductionofICAssemblyProcess

IC封裝工藝簡介艾芯片封裝測試流程ICProcessFlowCustomer客戶ICDesignIC設(shè)計WaferFab晶圓制造WaferProbe晶圓測試Assembly&TestIC封裝測試SMTIC組裝芯片封裝測試流程ICPackage（IC的封裝形式）Package--封裝體：指芯片（Die）和不同類型的框架（L/F）和塑封料（EMC）形成的不同外形的封裝體。ICPackage種類很多，可以按以下標(biāo)準(zhǔn)分類：按封裝材料劃分為：金屬封裝、陶瓷封裝、塑料封裝按照和PCB板連接方式分為：PTH封裝和SMT封裝按照封裝外型可分為：SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP等；芯片封裝測試流程ICPackage（IC的封裝形式）

按封裝材料劃分為：

金屬封裝陶瓷封裝塑料封裝金屬封裝主要用于軍工或航天技術(shù)，無商業(yè)化產(chǎn)品；陶瓷封裝優(yōu)于金屬封裝，也用于軍事產(chǎn)品，占少量商業(yè)化市場；塑料封裝用于消費電子，因為其成本低，工藝簡單，可靠性高而占有絕大部分的市場份額；芯片封裝測試流程ICPackage（IC的封裝形式）按與PCB板的連接方式劃分為：

PTHSMTPTH-PinThroughHole,通孔式；SMT-SurfaceMountTechnology，表面貼裝式。目前市面上大部分IC均采為SMT式的SMT芯片封裝測試流程ICPackage（IC的封裝形式）按封裝外型可分為：SOT、QFN

、SOIC、TSSOP、QFP、BGA、CSP等；決定封裝形式的兩個關(guān)鍵因素:封裝效率。芯片面積/封裝面積，盡量接近1:1；引腳數(shù)。引腳數(shù)越多，越高級，但是工藝難度也相應(yīng)增加；其中，CSP由于采用了FlipChip技術(shù)和裸片封裝，達到了

芯片面積/封裝面積=1:1，為目前最高級的技術(shù)；封裝形式和工藝逐步高級和復(fù)雜芯片封裝測試流程ICPackage（IC的封裝形式）

QFN—QuadFlatNo-leadPackage四方無引腳扁平封裝SOIC—SmallOutlineIC小外形IC封裝TSSOP—ThinSmallShrinkOutlinePackage薄小外形封裝QFP—QuadFlatPackage四方引腳扁平式封裝BGA—BallGridArrayPackage球柵陣列式封裝CSP—ChipScalePackage芯片尺寸級封裝芯片封裝測試流程ICPackage

Structure（IC結(jié)構(gòu)圖）TOPVIEWSIDEVIEWLeadFrame

引線框架GoldWire

金線DiePad

芯片焊盤Epoxy

銀漿MoldCompound環(huán)氧樹脂芯片封裝測試流程RawMaterialinAssembly(封裝原材料)【W(wǎng)afer】晶圓……芯片封裝測試流程RawMaterialinAssembly(封裝原材料)【LeadFrame】引線框架提供電路連接和Die的固定作用；主要材料為銅，會在上面進行鍍銀、

NiPdAu等材料；L/F的制程有Etch和Stamp兩種；易氧化，存放于氮氣柜中，濕度小于40%RH;除了BGA和CSP外，其他Package都會采用LeadFrame，

BGA采用的是Substrate；芯片封裝測試流程RawMaterialinAssembly(封裝原材料)【GoldWire】焊接金線實現(xiàn)芯片和外部引線框架的電性和物

理連接；金線采用的是99.99%的高純度金；同時，出于成本考慮，目前有采用銅

線和鋁線工藝的。優(yōu)點是成本降低，

同時工藝難度加大，良率降低；線徑?jīng)Q定可傳導(dǎo)的電流；0.8mil，

1.0mil，1.3mils，1.5mils和2.0mils；芯片封裝測試流程RawMaterialinAssembly(封裝原材料)【MoldCompound】塑封料/環(huán)氧樹脂主要成分為：環(huán)氧樹脂及各種添加劑（固化劑，改性劑，脫

模劑，染色劑，阻燃劑等）；主要功能為：在熔融狀態(tài)下將Die和LeadFrame包裹起來，

提供物理和電氣保護，防止外界干擾；存放條件：零下5°保存，常溫下需回溫24小時；芯片封裝測試流程RawMaterialinAssembly(封裝原材料)成分為環(huán)氧樹脂填充金屬粉末（Ag）；有三個作用：將Die固定在DiePad上；

散熱作用，導(dǎo)電作用；-50°以下存放，使用之前回溫24小時；【Epoxy】銀漿芯片封裝測試流程TypicalAssemblyProcessFlowFOL/前段EOL/中段Plating/電鍍EOL/后段FinalTest/測試芯片封裝測試流程FOL–FrontofLine前段工藝BackGrinding磨片WaferWaferMount晶圓安裝WaferSaw晶圓切割WaferWash晶圓清洗DieAttach芯片粘接EpoxyCure銀漿固化WireBond引線焊接2ndOptical第二道光檢3rdOptical第三道光檢EOL芯片封裝測試流程FOL–BackGrinding背面減薄Taping粘膠帶BackGrinding磨片De-Taping去膠帶將從晶圓廠出來的Wafer進行背面研磨，來減薄晶圓達到

封裝需要的厚度（8mils~10mils）；磨片時，需要在正面（ActiveArea）貼膠帶保護電路區(qū)域

同時研磨背面。研磨之后，去除膠帶，測量厚度；芯片封裝測試流程FOL–WaferSaw晶圓切割WaferMount晶圓安裝WaferSaw晶圓切割WaferWash清洗將晶圓粘貼在藍膜（Mylar）上，使得即使被切割開后，不會散落；通過SawBlade將整片Wafer切割成一個個獨立的Dice，方便后面的

DieAttach等工序；WaferWash主要清洗Saw時候產(chǎn)生的各種粉塵，清潔Wafer；芯片封裝測試流程FOL–WaferSaw晶圓切割WaferSawMachineSawBlade(切割刀片)：LifeTime：900~1500M；

SpindlierSpeed：30~50Krpm：FeedSpeed：30~50/s;芯片封裝測試流程FOL–2ndOpticalInspection二光檢查主要是針對WaferSaw之后在顯微鏡下進行Wafer的外觀檢查，是否有出現(xiàn)廢品。ChippingDie

崩邊芯片封裝測試流程FOL–DieAttach芯片粘接WriteEpoxy點銀漿DieAttach芯片粘接EpoxyCure銀漿固化EpoxyStorage：

零下50度存放；EpoxyAging：

使用之前回溫，除去氣泡；EpoxyWriting：

點銀漿于L/F的Pad上，Pattern可選；芯片封裝測試流程FOL–DieAttach芯片粘接芯片拾取過程：

1、EjectorPin從wafer下方的Mylar頂起芯片，使之便于

脫離藍膜；

2、Collect/Pickuphead從上方吸起芯片，完成從Wafer

到L/F的運輸過程；

3、Collect以一定的力將芯片Bond在點有銀漿的L/F

的Pad上，具體位置可控；

4、BondHeadResolution：

X-0.2um；Y-0.5um；Z-1.25um；

5、BondHeadSpeed：1.3m/s；芯片封裝測試流程FOL–DieAttach芯片粘接EpoxyWrite：

Coverage>75%;DieAttach：

Placement<0.05mm;芯片封裝測試流程FOL–EpoxyCure銀漿固化銀漿固化：175°C，1個小時；

N2環(huán)境，防止氧化：DieAttach質(zhì)量檢查：DieShear（芯片剪切力）芯片封裝測試流程FOL–WireBonding引線焊接利用高純度的金線（Au）、銅線（Cu）或鋁線（Al）把Pad

和Lead通過焊接的方法連接起來。Pad是芯片上電路的外接

點，Lead是LeadFrame上的連接點。W/B是封裝工藝中最為關(guān)鍵的一部工藝。芯片封裝測試流程FOL–WireBonding引線焊接KeyWords：Capillary：陶瓷劈刀。W/B工藝中最核心的一個BondingTool，內(nèi)部為空心，中間穿上金線，并分別在芯片的Pad和LeadFrame的Lead上形成第一和第二焊點；EFO：打火桿。用于在形成第一焊點時的燒球。打火桿打火形成高溫，將外露于Capillary前端的金線高溫熔化成球形，以便在Pad上形成第一焊點（BondBall）；BondBall：第一焊點。指金線在Cap的作用下，在Pad上形成的焊接點，一般為一個球形；Wedge：第二焊點。指金線在Cap的作用下，在LeadFrame上形成的焊接點，一般為月牙形（或者魚尾形）；W/B四要素：壓力（Force）、超聲（USGPower）、時間（Time）、溫度（Temperature）；芯片封裝測試流程FOL–WireBonding引線焊接陶瓷的Capillary內(nèi)穿金線，并且在EFO的作用下，高溫?zé)?；金線在Cap施加的一定壓力和超聲的作用下，形成BondBall；金線在Cap施加的一定壓力作用下，形成Wedge；芯片封裝測試流程FOL–WireBonding引線焊接EFO打火桿在磁嘴前燒球Cap下降到芯片的Pad上，加Force和Power形成第一焊點Cap牽引金線上升Cap運動軌跡形成良好的WireLoopCap下降到LeadFrame形成焊接Cap側(cè)向劃開，將金線切斷，形成魚尾Cap上提，完成一次動作芯片封裝測試流程FOL–WireBonding引線焊接WireBond的質(zhì)量控制：WirePull、StitchPull（金線頸部和尾部拉力）BallShear（金球推力）WireLoop（金線弧高）BallThickness（金球厚度）CraterTest（彈坑測試）Intermetallic（金屬間化合物測試）SizeThickness芯片封裝測試流程FOL–3rdOpticalInspection三光檢查檢查DieAttach和WireBond之后有無各種廢品芯片封裝測試流程EOL–EndofLine后段工藝Molding注塑EOLLaserMark激光打字PMC高溫固化De-flash/Plating去溢料/電鍍Trim/Form切筋/成型4thOptical第四道光檢Annealing電鍍退火Note：JustForTSSOP/SOIC/QFPpackage芯片封裝測試流程EOL–Molding（注塑）為了防止外部環(huán)境的沖擊，利用EMC

把WireBonding完成后的產(chǎn)品封裝起

來的過程，并需要加熱硬化。BeforeMoldingAfterMolding芯片封裝測試流程EOL–Molding（注塑）MoldingTool（模具）EMC（塑封料）為黑色塊狀，低溫存儲，使用前需先回溫。其特

性為：在高溫下先處于熔融狀態(tài)，然后會逐漸硬化，最終成型。Molding參數(shù)：

MoldingTemp：175~185°C；ClampPressure：3000~4000N；

TransferPressure：1000~1500Psi；TransferTime：5~15s；

CureTime：60~120s；CavityL/FL/F芯片封裝測試流程EOL–Molding（注塑）MoldingCycle-L/F置于模具中，每個Die位于Cavity中，模具合模。-塊狀EMC放入模具孔中-高溫下，EMC開始熔化，順著軌道流向Cavity中-從底部開始，逐漸覆蓋芯片-完全覆蓋包裹完畢，成型固化芯片封裝測試流程EOL–LaserMark（激光打字）在產(chǎn)品（Package）的正面或者背面激光刻字。內(nèi)容有：產(chǎn)品名稱，生產(chǎn)日期，生產(chǎn)批次等；BeforeAfter芯片封裝測試流程EOL–PostMoldCure（模后固化）用于Molding后塑封料的固化，保護IC內(nèi)部結(jié)構(gòu)，消除內(nèi)部應(yīng)力。

CureTemp：175+/-5°C；CureTime：8HrsESPECOven4hrs芯片封裝測試流程EOL–De-flash（去溢料）BeforeAfter目的：De-flash的目的在于去除Molding后在管體周圍Lead之間

多余的溢料；

方法：弱酸浸泡，高壓水沖洗；芯片封裝測試流程EOL–Plating（電鍍）BeforePlatingAfterPlating利用金屬和化學(xué)的方法，在Leadframe的表面

鍍上一層鍍層，以防止外界環(huán)境的影響（潮濕

和熱）。并且使元器件在PCB板上容易焊接及

提高導(dǎo)電性。電鍍一般有兩種類型：

Pb-Free：無鉛電鍍，采用的是>99.95%的高純

度的錫（Tin），為目前普遍采用的技術(shù)，符合

Rohs的要求；

Tin-Lead：鉛錫合金。Tin占85%，Lead占

15%