第3講雷達(dá)信號(hào)處理機(jī)設(shè)計(jì)與DSP實(shí)現(xiàn)課件

信號(hào)處理機(jī)概述處理接收回波檢測(cè)目標(biāo)信號(hào)噪聲雜波干擾提取目標(biāo)信息距離、方位、仰角速度圖像、類別信號(hào)處理主要功能脈沖壓縮多普勒處理信號(hào)積累與檢測(cè)雜波抑制信號(hào)估值陣列信號(hào)處理成像與識(shí)別電子干擾對(duì)抗信號(hào)處理系統(tǒng)主要特點(diǎn)信號(hào)處理算法復(fù)雜化性能的要求處理器的發(fā)展工作模式可變實(shí)時(shí)性要求高IPS(指令/s)FLOPS(浮點(diǎn)運(yùn)算/s)DSP+FPGA+高效互連編程量大，軟、硬件綜合設(shè)計(jì)信號(hào)建模、系統(tǒng)仿真信號(hào)處理機(jī)接口信號(hào)處理機(jī)組成信號(hào)處理設(shè)計(jì)階段仿真設(shè)計(jì)階段從系統(tǒng)對(duì)信號(hào)處理的功能和技術(shù)要求出發(fā)選擇信號(hào)處理系統(tǒng)的組成與結(jié)構(gòu)單項(xiàng)信號(hào)處理功能設(shè)計(jì)和仿真功能和技術(shù)指標(biāo)的系統(tǒng)仿真聯(lián)合測(cè)試軟、硬件設(shè)計(jì)階段以仿真設(shè)計(jì)為基礎(chǔ)硬件、軟件、接口電路設(shè)計(jì)軟件、硬件聯(lián)調(diào)系統(tǒng)測(cè)試三防處理溫度試驗(yàn)振動(dòng)試驗(yàn)軟件三方測(cè)試系統(tǒng)外場(chǎng)實(shí)驗(yàn)實(shí)時(shí)信號(hào)處理定義實(shí)時(shí)=速度非?？?？實(shí)時(shí)是一個(gè)相對(duì)的概念對(duì)于特定的應(yīng)用場(chǎng)合，在指定的時(shí)間限制內(nèi)能夠做出及時(shí)的響應(yīng)。若不能及時(shí)響應(yīng)，則影響系統(tǒng)的正確性，甚至發(fā)生一些致命性的事情。實(shí)時(shí)系統(tǒng)的特點(diǎn)在實(shí)時(shí)系統(tǒng)中，系統(tǒng)的正確性不僅僅依賴于計(jì)算的邏輯結(jié)果而且依賴于結(jié)果產(chǎn)生的時(shí)間實(shí)時(shí)操作系統(tǒng)必須在指定的時(shí)間內(nèi)對(duì)外部或內(nèi)部的事件進(jìn)行響應(yīng)和處理需要高效的中斷處理能力來(lái)處理異步事件和高效的I/O能力來(lái)處理有嚴(yán)格時(shí)間限制的數(shù)據(jù)收發(fā)應(yīng)用實(shí)際系統(tǒng)的要求運(yùn)算量、吞吐量、存儲(chǔ)量信號(hào)帶寬通道數(shù)采樣位數(shù)實(shí)時(shí)基本要求高速要求有小的系統(tǒng)延時(shí)穩(wěn)健要求有設(shè)計(jì)余量處理器簡(jiǎn)介主要DSP芯片TI公司TMS320系列ADI公司TigerSHARC系列Motorola公司PowerPC系列ADSPTS101vs

TMS320C6416ADSPTS101TMS320C6416Q時(shí)鐘/(MHz)300600定點(diǎn)處理能力1000MIPS4800MIPS浮點(diǎn)處理能力2個(gè)浮點(diǎn)指令/指令周期無(wú)片內(nèi)RAM6Mbit8Mbit總線64位寬的數(shù)據(jù)總線可使用信號(hào)WRL和WRH分別對(duì)32位進(jìn)行操作，有主機(jī)接口64位寬的EMIF接口32位的擴(kuò)展總線(主機(jī)接口)總線仲裁機(jī)制完善無(wú)支持的存儲(chǔ)器同步異步的存儲(chǔ)器（包括SDRAM）同步異步的存儲(chǔ)器（包括SDRAM）鏈路口4個(gè)無(wú)Flag信號(hào)4個(gè)無(wú)串口無(wú)3個(gè)軟件開發(fā)環(huán)境VisualDSP++完善CCS，較為成熟指令系統(tǒng)較好入手，指令可讀性好助記符式指令，較難掌握比較結(jié)果運(yùn)算速度：TMS320C6416強(qiáng)于ADSPTS101ADSPTS101具備浮點(diǎn)運(yùn)算能力，適合動(dòng)態(tài)范圍大應(yīng)用ADSPTS101更適合多片互聯(lián)，有完善的總線仲裁機(jī)制，

+4個(gè)鏈路口ADSPTS101提供Flag信號(hào)，便于調(diào)試TMS320C6416集成3個(gè)串口，更適合于通信領(lǐng)域應(yīng)用TS101vsPowerPCTigerSHARCPowerPCTS101SMPC7410MPC7455時(shí)鐘頻率/MHz3005001000峰值浮點(diǎn)性能1800MFLOPS4000MFLOPS8000MFLOPS峰值16位整數(shù)性能7200MOPS4000MOPS8000MOPS存儲(chǔ)總線寬/頻率64位/100MHz64位/125MHz64位/133MHz外部鏈路口4@250無(wú)無(wú)I/O帶寬/(MB/s)180010001064帶寬與處理性能比1.0B/FLOP0.25B/FLOP0.13B/FLOP片內(nèi)RAM/KB78664320外部緩存/MB無(wú)L2:1或2L3:1或2功耗W1.95.521.3比較結(jié)果PowerPC運(yùn)算能力強(qiáng)于TSPowerPCI/O能力較弱，適合低速數(shù)據(jù)流的快處理TS的I/O帶寬處理性能比為1，合適于連續(xù)的高數(shù)據(jù)吞吐率的信號(hào)處理，如雷達(dá)、聲納、情報(bào)、圖像處理等應(yīng)用FPGA可編程邏輯們陣列軟件化的硬件設(shè)計(jì)效率高、速度快開發(fā)較DSP困難適合大規(guī)模線性運(yùn)算正交采樣脈沖壓縮多普勒處理多處理器并行處理硬件互連方式緊耦合（共享總線）多個(gè)處理單元共同使用一套數(shù)據(jù)總線結(jié)構(gòu)規(guī)則，傳輸效率高，軟件編寫較容易芯片較少時(shí)，可以達(dá)到較高的并行加速比芯片較多時(shí)，總線沖突和等待，效率下降松耦合（分布式）連接方式多，線形、星形、樹狀等，不共享數(shù)據(jù)結(jié)構(gòu)較復(fù)雜，有傳輸延時(shí)可擴(kuò)充性和靈活性強(qiáng)重構(gòu)能力和容錯(cuò)能力強(qiáng)較大規(guī)模處理機(jī)一般結(jié)合兩種方式多處理器并行處理流水型并行處理多處理器并行處理并發(fā)型并行處理多處理器并行處理局部并發(fā)全局流水并行處理局部流水全局并發(fā)并行處理并行信號(hào)處理軟件設(shè)計(jì)基于Matlab等工具進(jìn)行算法優(yōu)化設(shè)計(jì)和仿真測(cè)試編寫DSP代碼利用軟件仿真器進(jìn)行調(diào)試、驗(yàn)證。對(duì)于預(yù)設(shè)好的數(shù)據(jù)，檢驗(yàn)處理結(jié)果是否與Matlab得到的結(jié)果相符。不必考慮實(shí)時(shí)性，排除軟件中功能性錯(cuò)誤為主。軟硬件聯(lián)調(diào)階段，將程序通過仿真器下載到DSP板上，并結(jié)合其他儀器進(jìn)行在線測(cè)試將測(cè)試好的可執(zhí)行代碼固化到板上非易失性存儲(chǔ)器中，以自動(dòng)引導(dǎo)和運(yùn)行。并行處理設(shè)計(jì)語(yǔ)言匯編語(yǔ)言可充分發(fā)揮硬件的功能、運(yùn)行效率高代碼編寫難度大、可讀性差、移植性差C語(yǔ)言可進(jìn)行按位操作，適合硬件。強(qiáng)大的軟件庫(kù)兼容性好、通用易讀效率較低混合編程C編寫程序框架效率要求高的模塊用匯編語(yǔ)言編寫并行處理軟件編程軟件編程的任務(wù)數(shù)據(jù)傳輸算法實(shí)現(xiàn)系統(tǒng)控制狀態(tài)監(jiān)控DSP編程優(yōu)化快速算法的運(yùn)用查表代替在線計(jì)算基于硬件特點(diǎn)的優(yōu)化合理配置存儲(chǔ)器采用DMA方式傳輸數(shù)據(jù)基于代碼的優(yōu)化并行指令雙字或四字?jǐn)?shù)據(jù)訪問軟硬件協(xié)同制導(dǎo)信號(hào)形式相參脈沖串信號(hào)(PD)遠(yuǎn)距離測(cè)距、測(cè)角無(wú)模糊精確測(cè)速步進(jìn)頻率信號(hào)(PSF)近距離距離、速度、角度成像、識(shí)別制導(dǎo)信號(hào)處理功能通道補(bǔ)償速度補(bǔ)償多普勒處理/合成距離像檢測(cè)識(shí)別估值跟蹤記錄及控制算法仿真測(cè)試數(shù)據(jù)Matlab

仿真記錄的實(shí)際數(shù)據(jù)模擬信號(hào)源數(shù)據(jù)Matlab仿真仿真器測(cè)試從磁盤文件讀入測(cè)試數(shù)據(jù)，反復(fù)處理驗(yàn)證DSP代碼正確性資源開銷內(nèi)存時(shí)間硬件設(shè)計(jì)DSP2板包含6片TigerSHARCTS-101DSP處理器，每片TS-101的工作時(shí)鐘為250MHz，單片TS-101的32bits的峰值運(yùn)算能力可達(dá)到6億MACs/s，總運(yùn)算能力36億MACs/s。6片TS-101構(gòu)成兩個(gè)簇，其中一個(gè)簇上包含128M的SDRAM和xilinx公司Vertix系列的FPGAxcv1000。Link拓?fù)浣Y(jié)構(gòu)IRQ和Flag連接關(guān)系

LED指示燈

外部接口雷達(dá)系統(tǒng)控制時(shí)序幀同步A脈沖同步B采樣脈沖C接收選通E發(fā)射觸發(fā)D距離波門O幀周期Tz脈沖周期Tp延時(shí)M門寬NTw3Td2Tw2Tw幀周期Tz雙幀周期Tz2雙幀同步脈沖Z數(shù)字處理平臺(tái)軟件設(shè)計(jì)開發(fā)經(jīng)驗(yàn)談自頂向下的設(shè)計(jì)思路首先要對(duì)系統(tǒng)功能結(jié)構(gòu)有清晰的認(rèn)識(shí)有哪些功能模塊之間的接口各功能模塊的資源要求把握系統(tǒng)時(shí)序精通至少掌握開發(fā)平臺(tái)和工具基本數(shù)據(jù)傳輸手段掌握、靈活應(yīng)用、嚴(yán)格測(cè)試調(diào)試工具、測(cè)試手段準(zhǔn)備磨刀不誤砍柴工搭系統(tǒng)系統(tǒng)框架控制流數(shù)據(jù)流測(cè)試代碼不要著急編寫復(fù)雜的算法程序任務(wù)分配與流程設(shè)計(jì)設(shè)計(jì)基礎(chǔ)算法仿真獲得的功能模塊所需要的內(nèi)存和時(shí)間資源硬件設(shè)計(jì)結(jié)果設(shè)計(jì)原則各處理器負(fù)載平衡各任務(wù)之間相對(duì)獨(dú)立減少處理器間的通信量減少通信的復(fù)雜度任務(wù)分配與流程設(shè)計(jì)任務(wù)分配信號(hào)處理機(jī)的主要功能模塊有：通道不一致性補(bǔ)償、速度補(bǔ)償、合成距離像、檢測(cè)、識(shí)別、估值、跟蹤、記錄及控制。其中基本模塊有成像、檢測(cè)、跟蹤、記錄與控制，通道補(bǔ)償以及速度補(bǔ)償可在DSP1的FPGA中實(shí)現(xiàn)，估值與識(shí)別可與檢測(cè)模塊合并。由于左邊3片處理器與FPGA相連，TS101-2與上位機(jī)相連，考慮信號(hào)處理功能的實(shí)現(xiàn)以及系統(tǒng)實(shí)時(shí)性，將任務(wù)分配如下：TS101-3：合成距離像TS101-5：合成距離像TS101-4：合成距離像、檢測(cè)估值TS101-1：控制、跟蹤TS101-2：控制、記錄TS101-0：控制數(shù)據(jù)流A：FPGA-1/2/3 TS101-5/3/4：原始數(shù)據(jù)、波門信息B：TS101-3/5TS101-4：差通道距離像數(shù)據(jù)C：TS101-4TS101-1：波門信息、目標(biāo)信息、三通道像數(shù) 據(jù)、和通道原始數(shù)據(jù)D：TS101-1TS101-2：波門信息、目標(biāo)信息、三通道像數(shù) 據(jù)、和通道原始數(shù)據(jù)E：TS101-3TS101-5：差二通道原始數(shù)據(jù)

TS101-5TS101-2：差一、差二通道原始數(shù)據(jù)F：TS101-2HOST：目標(biāo)信息、三通道像數(shù)據(jù)、三通道原始 數(shù)據(jù)、調(diào)試或測(cè)試信息（預(yù)置 伺服角度等）G：HOSTTS101-2：裝訂控制命令、波形參數(shù)I：TS101-1/2TS101-0 TS101-0