第三章數(shù)據(jù)處理計(jì)算機(jī)應(yīng)用基礎(chǔ)

第三章數(shù)據(jù)處理計(jì)算機(jī)應(yīng)用基礎(chǔ)第一頁，共三十六頁，編輯于2023年，星期四3.1機(jī)器指令軟件的主體是程序，程序的核心是算法。算法：描述求解特定問題的操作步驟的集合。計(jì)算機(jī)唯一可以理解的程序設(shè)計(jì)語言——機(jī)器語言。用0、1編碼來表示的基本操作——機(jī)器指令。第二頁，共三十六頁，編輯于2023年，星期四3.1.1算法中的基本操作二進(jìn)制求和的算法步驟為：①將被加數(shù)放于內(nèi)存單元x中②將加數(shù)放于內(nèi)存單元y中③把x中的數(shù)值加上y中的數(shù)值的，其和存放在內(nèi)存單元sum中第三頁，共三十六頁，編輯于2023年，星期四那么，將會(huì)有兩個(gè)問題：①如果每次處理的數(shù)據(jù)都要通過去查找內(nèi)存地址找到某個(gè)內(nèi)存單元來取數(shù)，處理后又放回內(nèi)存單元中，可以想象效率很低。②并且我們是采用0，1編碼來編寫機(jī)器指令的，那么編碼長(zhǎng)度將會(huì)很長(zhǎng)。第四頁，共三十六頁，編輯于2023年，星期四如何處理這兩個(gè)問題呢？我們引入寄存器的概念寄存器：是CPU內(nèi)的組成部份，是有限存儲(chǔ)容量的高速存儲(chǔ)部件，它們可用來暫存指令、數(shù)據(jù)和地址。

第五頁，共三十六頁，編輯于2023年，星期四引入寄存器后，二進(jìn)制數(shù)求和的算法步驟如下：①從內(nèi)存單元x中取出被加數(shù)放于寄存器A②寄存器A中的數(shù)值加上從內(nèi)存單元y中的數(shù)值，其和存于寄存器A中③把寄存器A中的數(shù)值存于內(nèi)存單元sum中第六頁，共三十六頁，編輯于2023年，星期四3.1.2機(jī)器指令方法就是：我們將這些基本操作編碼為計(jì)算機(jī)可識(shí)別和處理的命令，即機(jī)器指令。一條由0、1編碼而成的機(jī)器指令由兩部分組成：①包含有指出操作類型的操作碼②以及指出操作數(shù)地址的地址碼第七頁，共三十六頁，編輯于2023年，星期四指令的基本格式按一條指令所包含的地址碼的個(gè)數(shù)，指令格式可分為：三內(nèi)存地址、二內(nèi)存地址、單內(nèi)存地址和零內(nèi)存地址指令。（a）三地址指令：操作碼(θ)d1d2d3第八頁，共三十六頁，編輯于2023年，星期四它所實(shí)現(xiàn)的功能是：從源地址d1和d2中取出兩個(gè)操作數(shù)，進(jìn)行θ操作（例如加法操作），并將結(jié)果送入目標(biāo)地址d3中?？捎洖椋篸3←（d1）θ（

d2）第九頁，共三十六頁，編輯于2023年，星期四（b）二地址指令：其功能可記為：d2←（d1）θ（

d2）θd1d2第十頁，共三十六頁，編輯于2023年，星期四（c）單地址指令：其功能可記為：A

←（A

）θ（

d）θd第十一頁，共三十六頁，編輯于2023年，星期四（d）零地址指令：這是一種特殊的沒有地址碼的指令，如空操作指令、停機(jī)指令等。θ第十二頁，共三十六頁，編輯于2023年，星期四前面討論的兩個(gè)二進(jìn)制數(shù)相加的算法為：①從內(nèi)存單元100000中取出被加數(shù)放于寄存器A中②寄存器A中的數(shù)值加上從內(nèi)存單元100001中的數(shù)值，其和存于寄存器A中③把寄存器A中的數(shù)值存于內(nèi)存單元100010中④結(jié)束程序運(yùn)行第十三頁，共三十六頁，編輯于2023年，星期四這里我們假設(shè)，操作碼部分用高4位來表示，操作數(shù)部分12位用前2位編碼寄存器的編號(hào)，后10位用來表示內(nèi)存單元地址。（寄存器編號(hào)為00表示寄存器A）1512111090操作碼寄存器編號(hào)內(nèi)存單元地址第十四頁，共三十六頁，編輯于2023年，星期四同時(shí)假設(shè)：指令操作碼取數(shù)操作0001存數(shù)操作0010加法操作0011結(jié)束操作0000第十五頁，共三十六頁，編輯于2023年，星期四①從內(nèi)存單元100000中取出被加數(shù)放于寄存器A中該操作的機(jī)器指令為：0001000000100000第十六頁，共三十六頁，編輯于2023年，星期四②寄存器A中的數(shù)值加上從內(nèi)存單元100001中的數(shù)值，其和存于寄存器A中該操作的機(jī)器指令為：0011000000100001第十七頁，共三十六頁，編輯于2023年，星期四③把寄存器A中的數(shù)值存于內(nèi)存單元100010中該操作的機(jī)器指令為：0010000000100010第十八頁，共三十六頁，編輯于2023年，星期四④結(jié)束程序運(yùn)行該操作的機(jī)器指令為：0000000000000000第十九頁，共三十六頁，編輯于2023年，星期四計(jì)算機(jī)進(jìn)行數(shù)據(jù)處理時(shí)，既要有程序，也要有數(shù)據(jù)。因此，通常把內(nèi)存單元分為程序區(qū)和數(shù)據(jù)區(qū)。0000000000000000000100010000000000001000100000000000001100110000000000010000100001000000010100100000000000011000100010000000011100000000000000100000000000程序區(qū)第二十頁，共三十六頁，編輯于2023年，星期四000010000000000101000010000100000111000010001000001100數(shù)據(jù)區(qū)第二十一頁，共三十六頁，編輯于2023年，星期四3.1.3指令系統(tǒng)我們把一臺(tái)計(jì)算機(jī)的機(jī)器指令集合稱為該計(jì)算機(jī)的指令系統(tǒng)。當(dāng)兩臺(tái)計(jì)算機(jī)對(duì)于相同的機(jī)器指令形式的程序理解和處理相同時(shí)，我們稱這兩臺(tái)計(jì)算機(jī)是在機(jī)器指令級(jí)別兼容，否則，稱在機(jī)器指令級(jí)別不兼容。把機(jī)器指令的位數(shù)稱為計(jì)算機(jī)的字長(zhǎng)。顯然，計(jì)算機(jī)字長(zhǎng)越長(zhǎng)性能越好。第二十二頁，共三十六頁，編輯于2023年，星期四3.2中央處理器有條不紊地執(zhí)行機(jī)器指令形式的程序是由中央處理器來完成的。具有如下四個(gè)方面的基本功能：ⅰ指令控制：程序的順序控制ⅱ操作控制：CPU管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號(hào)來控制各個(gè)部件ⅲ時(shí)間控制：對(duì)各種操作實(shí)施時(shí)間上的定時(shí)ⅳ數(shù)據(jù)加工：對(duì)數(shù)據(jù)進(jìn)行算術(shù)和邏輯運(yùn)算第二十三頁，共三十六頁，編輯于2023年，星期四3.2.1CPU的基本構(gòu)成傳統(tǒng)的CPU由運(yùn)算器和控制器兩大部分組成。但隨著浮點(diǎn)運(yùn)算器、cache等紛紛移入CPU內(nèi)部，因此CPU的基本部分變成了運(yùn)算器、cache和控制器。第二十四頁，共三十六頁，編輯于2023年，星期四運(yùn)算器：相對(duì)于控制器而言，它是接受控制器的命令而進(jìn)行動(dòng)作，即運(yùn)算器所進(jìn)行的全部操作都是由控制器發(fā)出的控制信號(hào)來指揮的，所以它是執(zhí)行部件。主要有兩個(gè)功能：①執(zhí)行所有的算術(shù)運(yùn)算②執(zhí)行所有的邏輯運(yùn)算，并進(jìn)行邏輯測(cè)試，如零值測(cè)試或兩個(gè)值的比較。第二十五頁，共三十六頁，編輯于2023年，星期四運(yùn)算器包括：⑷通用寄存器：由觸發(fā)器及其輸入控制電路所組成，用來存放當(dāng)前操作要臨時(shí)存放的數(shù)據(jù)。⑸變址寄存器：用來存放變址操作時(shí)的變址基址數(shù)據(jù)。⑹加法器部件：主要由加法器和相關(guān)控制電路組成。第二十六頁，共三十六頁，編輯于2023年，星期四控制器：是統(tǒng)一指揮和控制計(jì)算機(jī)各個(gè)部件按時(shí)序協(xié)調(diào)操作的中心部件。具備下列功能：①根據(jù)指令在存儲(chǔ)器中存放的地址，取出指令，并分析指令，以判別取出的是什么指令。②根據(jù)判別的結(jié)果，按一定的時(shí)序發(fā)出控制該指令的操作控制信號(hào)。第二十七頁，共三十六頁，編輯于2023年，星期四③當(dāng)執(zhí)行完一條指令后，便自動(dòng)從存儲(chǔ)器中取出下一條要執(zhí)行的指令?？刂破靼ǎ孩懦绦蛴?jì)數(shù)器：用來存放即將要執(zhí)行的機(jī)器指令在內(nèi)存中的地址。⑵地址形成器：實(shí)現(xiàn)程序計(jì)數(shù)器的內(nèi)容自動(dòng)加1、轉(zhuǎn)移地址的形成、以及根據(jù)指令所提供的信息形成操作數(shù)的有效地址。第二十八頁，共三十六頁，編輯于2023年，星期四⑶指令寄存器：用來存放從寄存器取出的指令。⑺操作碼譯碼器：又稱指令譯碼器。用來實(shí)現(xiàn)對(duì)指令操作碼（θ）的譯碼。⑻操作控制器：按照每條指令的功能要求，向CPU的上述部件及計(jì)算機(jī)的其他組成部件發(fā)送控制信號(hào)。第二十九頁，共三十六頁，編輯于2023年，星期四3.2.2CPU的工作原理第三十頁，共三十六頁，編輯于2023年，星期四3.2.3機(jī)器指令的尋址方式機(jī)器指令中的地址碼不一定是操作數(shù)的真正存放地址，它是根據(jù)指令的操作碼和地址碼所提供的信息，按一定的規(guī)則形成的，稱這一規(guī)則為尋址方式。151211980θxd操作碼尋址方式內(nèi)存地址第三十一頁，共三十六頁，編輯于2023年，星期四

由尋址方式形成的操作數(shù)的真正存放地址，稱為操作數(shù)的有效地址，用符號(hào)EA表示。常見的尋址方式有以下5種：①直接尋址方式：x=001，則EA=d。d即為操作數(shù)的有效地址。②間接尋址方式：x=010，則EA=（d）。d為操作數(shù)地址的地址。第三十二頁，共三十六頁，編輯于2023年，星期四③相對(duì)尋址方式：x=011，則EA=PC+d。PC指程序計(jì)數(shù)器。④變址尋址方式：x=100，則EA=IX+d。IX指變址寄存器。⑤立即尋址方式：x=101。形式地址d的數(shù)值即為操作數(shù)。第三十三頁，共三十六頁，編輯于2023年，星期四3.3邏輯運(yùn)算和邏輯指令機(jī)器指令實(shí)現(xiàn)的邏輯運(yùn)算，我們簡(jiǎn)稱為邏輯指令。邏輯指令通常會(huì)在兩種情況下用到：①機(jī)器狀態(tài)的檢測(cè)。②程序設(shè)計(jì)中的組合條件判斷。第三十四頁，共三十六頁，編輯于2023年，星期四3.4計(jì)算機(jī)的組成

3.4.1計(jì)算機(jī)硬件的基本組成（1）計(jì)算機(jī)系統(tǒng)