電路噪聲和抗干擾措施演示文稿

電路噪聲和抗干擾措施演示文稿本文檔共73頁；當前第1頁；編輯于星期六\7點57分電路噪聲和抗干擾措施本文檔共73頁；當前第2頁；編輯于星期六\7點57分設計人員經(jīng)常遇到的情況：硬件部分設計出來以后，卻發(fā)現(xiàn)電路中的噪聲太大，不得不進行重新設計和布線。電子電路的噪聲問題更多地依賴于經(jīng)驗去解決,而不是根據(jù)規(guī)范的方法和嚴格的科學計算。但是，避免噪聲還是存在一定的設計準則去遵循，并在電路設計開始時，就應該認真考慮與噪聲相關的問題。一、研究噪聲和干擾的必要性電子系統(tǒng)的噪聲和干擾本文檔共73頁；當前第3頁；編輯于星期六\7點57分

噪聲與干擾沒有本質(zhì)區(qū)別，習慣上從器件外部竄擾進來的,稱為外部噪聲（干擾），從器件內(nèi)部產(chǎn)生的,稱為內(nèi)部噪聲。

PCB調(diào)試時頻繁遇到噪聲稱為：

器件噪聲、輻射噪聲和傳導噪聲。干擾源：自然干擾：天電干擾、宇宙干擾、大地干擾工業(yè)干擾：廣播電視、無線基站、工業(yè)設備一、研究噪聲和干擾的必要性電源、器件之間、PCB走線之間的串擾等（EMI）現(xiàn)場干擾：個人手機、筆記本、測試儀等電子系統(tǒng)的噪聲和干擾本文檔共73頁；當前第4頁；編輯于星期六\7點57分二、電子電路PCB設計時遇到的噪聲種類三種噪聲源：器件噪聲、輻射噪聲和傳導噪聲（一）器件噪聲電阻熱噪聲（ThermalNoise）電感噪聲晶體管噪聲場效應管噪聲閃爍噪聲（1/f噪聲）散粒噪聲（ShotNoise）爆米花噪聲(popcornfrequency)放大器噪聲等本文檔共73頁；當前第5頁；編輯于星期六\7點57分電阻中的帶電微粒（自由電子）在一定溫度下受到熱激發(fā)后，在導體內(nèi)部作無規(guī)則的運動（熱騷動）而相互碰撞，兩次碰撞之間行進時，就產(chǎn)生一持續(xù)時間很短的脈沖電流。許多這樣的隨機熱騷動的電子所產(chǎn)生的這種脈沖電流的組合，就在電阻內(nèi)部形成了無規(guī)律的電流。在一足夠長的時間內(nèi)，其電流平均值等于零，而瞬時值就在平均值的上下變動，稱為起伏電流。溫度越高,運動越劇烈。只有當溫度下降到絕對零度時,運動才會停止。自由電子這種熱運動在導體內(nèi)形成非常微弱的電流,起伏噪聲電流流過電阻本身就會在其兩端產(chǎn)生起伏噪聲電壓。（1）電阻熱噪聲（ThermalNoise）本文檔共73頁；當前第6頁；編輯于星期六\7點57分起伏電流流經(jīng)電阻時，電阻兩端就會產(chǎn)生噪聲電壓和噪聲功率。常以表示噪聲的電壓功率譜密度，表示噪聲的電流功率譜密度。理論和實踐證明，當溫度為T（K）時，阻值為R的電阻所產(chǎn)生的噪聲電壓功率譜密度和噪聲電流功率譜密度分別為本文檔共73頁；當前第7頁；編輯于星期六\7點57分

在頻帶寬度B內(nèi)產(chǎn)生的熱噪聲電壓均方值和電流的均方值分別為以上各式中，為玻耳茲曼常數(shù)（SoltzmannConstant）=1.38×；為熱力學溫度，單位為。因此，噪聲電壓或電流的有效值為本文檔共73頁；當前第8頁；編輯于星期六\7點57分由于電阻受熱影響，其起伏噪聲電壓的變化是不規(guī)則的,其瞬時振幅和瞬時相位是隨機的,所以無法計算其瞬時值。只能統(tǒng)計其平均值，一般用電壓均方根值表示。為便于運算，把電阻R看作一個噪聲電壓源（或電流源）和一個理想無噪聲的電阻串聯(lián)（或并聯(lián)），如圖所示。本文檔共73頁；當前第9頁；編輯于星期六\7點57分

當實際電路中包含多個電阻時。每一個電阻都將引入一個噪聲源。一般若有多個電阻并聯(lián)時，總噪聲電流等于各個電導所產(chǎn)生的噪聲電流的均方值相加，若有多個電阻串聯(lián)時，總噪聲電壓等于各個電阻所產(chǎn)生的噪聲電壓的均方值相加。

本文檔共73頁；當前第10頁；編輯于星期六\7點57分例：電阻熱噪聲的計算結論：電阻越大、溫度越高，電阻的熱噪聲越大。本文檔共73頁；當前第11頁；編輯于星期六\7點57分對于LC并聯(lián)諧振電路，所產(chǎn)生的噪聲電壓均方值為式中，為諧振電路的諧振電阻。對圖8.2.5(a)所示的電路來說，損耗電阻所產(chǎn)生的噪聲電壓均方值為在回路諧振時，折算到ab兩端的電壓均方值為得到如圖8.2.5(b)所示的等效電路。本文檔共73頁；當前第12頁；編輯于星期六\7點57分

注意：1、熱噪聲電壓雖很小，但被多級放大后，特別是有用信號很微弱的情況下，會淹沒在噪聲中而無法被處理。2、理想電抗元件是不會產(chǎn)生噪聲的,但實際電抗元件是有損耗電阻的,這些損耗電阻會產(chǎn)生噪聲。對于實際電感的損耗電阻一般不能忽略,而對于實際電容的損耗電阻一般可以忽略。本文檔共73頁；當前第13頁；編輯于星期六\7點57分

閃爍噪聲（1/f噪聲）

由于半導體晶體表面不斷產(chǎn)生或整合載流子而產(chǎn)生的噪聲。閃爍噪聲大多集中在低頻范圍，對電阻器及半導體會造成干擾，而雙極芯片所受的干擾比場效應晶體管大。其功率頻譜密度隨頻率降低而增大。在高頻工作時,可以忽略閃爍噪聲。本文檔共73頁；當前第14頁；編輯于星期六\7點57分它是由單位時間內(nèi)通過PN結載流子數(shù)目的隨機起伏而造成的。這種噪聲具有寬帶的特性。式中為流過PN結的電流，為電子電荷量。由于晶體三極管的發(fā)射結正偏，所以散粒噪聲主要決定于發(fā)射極工作電流，其噪聲電流的均方值為散粒噪聲的大小與晶體管的靜態(tài)工作點電流有關，其功率譜密度為對于雙極型晶體管，散粒噪聲是主要噪聲源。散粒噪聲（ShotNoise）本文檔共73頁；當前第15頁；編輯于星期六\7點57分散粒噪聲是由柵極內(nèi)的電荷不規(guī)則起伏所引起的噪聲。對結型場效應管來說，則由通過PN結的漏電流引起的噪聲電流均方值為式中為柵極漏泄電流。對于場效應管來說：散粒噪聲（ShotNoise）本文檔共73頁；當前第16頁；編輯于星期六\7點57分

爆米花噪聲(popcornfrequency)

半導體的表面若受到污染便會產(chǎn)生這種噪聲，其影響長達幾毫秒至幾秒，噪聲產(chǎn)生的原因仍然未明，在正常情況下，并無一定的模式。生產(chǎn)半導體時若采用較為潔凈的工藝，會有助減少這類噪聲。

)：

本文檔共73頁；當前第17頁；編輯于星期六\7點57分輸入?yún)⒄赵肼暱偭窟\放輸入端等效（換算）噪聲電壓的計算：其中，

指信源電阻；

指放大器的噪聲電壓；

指信源電阻的熱噪聲；

指放大器的噪聲電流

運算放大器噪聲本文檔共73頁；當前第18頁；編輯于星期六\7點57分1、信噪比：四端網(wǎng)絡某一端口處信號功率與噪聲功率之比。信噪比SNR(SignaltoNoiseRatio)通常用分貝數(shù)表示。

噪聲系數(shù)的定義體會：信噪比表示信號本身質(zhì)量的好壞，信噪比越大，說明信號本身的質(zhì)量越好。噪聲系數(shù)：描述放大器噪聲性能的一個重要指標本文檔共73頁；當前第19頁；編輯于星期六\7點57分如果放大器內(nèi)部不產(chǎn)生噪聲,當輸入信號與噪聲通過它時,二者都得到同樣的放大,那么放大器的輸出信噪比與輸入信噪比相等。而實際放大器是由晶體管和電阻等元器件組成,熱噪聲和散粒噪聲構成其內(nèi)部噪聲,所以輸出信噪比總是小于輸入信噪比。為了衡量放大器噪聲性能的好壞,提出了噪聲系數(shù)這一性能指標。

放大器的噪聲系數(shù)Nf(NoiseFigure)定義：輸入信噪比與輸出信噪比的比值,即:用分貝數(shù)表示:本文檔共73頁；當前第20頁；編輯于星期六\7點57分分析：1.噪聲系數(shù)表示信號通過該網(wǎng)絡信號質(zhì)量變壞的程度。噪聲系數(shù)越大說明，信號通過該網(wǎng)絡后信號質(zhì)量變壞的程度越大。2.噪聲系數(shù)NF只與輸出端總的噪聲功率Pno和放大電路輸入端噪聲功率經(jīng)放大后在輸出端所產(chǎn)生的噪聲功率Pno1有關，而與輸入信號大小無關。本文檔共73頁；當前第21頁；編輯于星期六\7點57分結論：

實際Nf>1。理想情況下Pno2=0，才可能使Nf=1。其值越接近于１,則表示該放大器的內(nèi)部噪聲越小。放大器的噪聲性能越好。噪聲系數(shù)的表示AP:放大電路的功率增益Pn01：輸入端的噪聲功率Pni經(jīng)放大電路放大后在輸出端的噪聲功率Pn02：放大電路自身產(chǎn)生的噪聲在輸出端的功率本文檔共73頁；當前第22頁；編輯于星期六\7點57分（二）輻射噪聲不接觸感染噪聲。模擬電路工作需要電源、地線、輸入和輸出引線，這些引線可將外界干擾引入模擬電路。而電磁輻射信號直接作用到模擬電路上，使模擬電路受到干擾。例如，電路板上單片機的晶體振蕩器，就是一個電磁輻射源，可以干擾模擬電路的工作。隨著信號頻率的提高，PCB上相鄰信號線間的串擾將成正比地增加，并且信號線上的反射將會相應增加。如果頻率更高一些，對布線的長度就有更嚴格的限制，根據(jù)分布參數(shù)的網(wǎng)絡理論，高速電路與其連線間的相互作用是決定性因素，在系統(tǒng)設計時不能忽略。三、電路板設計時應考慮的噪聲種類本文檔共73頁；當前第23頁；編輯于星期六\7點57分通常高速電路的功耗和熱耗散也都很大，在做高速PCB時應引起足夠的重視。當板上有毫伏級甚至微伏級的微弱信號時，對這些信號線就需要特別的關照，小信號由于太微弱，非常容易受到其它強信號的干擾，屏蔽措施常常是必要的，否則將大大降低信噪比。以致于有用信號被噪聲淹沒，不能有效地提取出來。三、電路板設計時應考慮的噪聲種類（二）輻射噪聲本文檔共73頁；當前第24頁；編輯于星期六\7點57分對PCB板子的預留調(diào)測點（測試點）也要在設計階段加以考慮，測試點的物理位置，測試點的隔離等因素不可忽略，因為有些小信號和高頻信號是不能直接把探頭加上去進行測量的。此外還要考慮其他一些相關因素，如采用元器件的封裝外形，板子的機械強度等。在做PCB板子前，要做出對該設計的設計目標心中有數(shù)。三、電路板設計時應考慮的噪聲種類（二）輻射噪聲本文檔共73頁；當前第25頁；編輯于星期六\7點57分三、電路板設計時應考慮的噪聲種類（二）輻射噪聲本文檔共73頁；當前第26頁；編輯于星期六\7點57分（三）傳導噪聲由傳輸線物理連接接觸傳染的噪聲。如PCB上的傳導線可能會有50赫茲的工頻噪聲，如效率高的開關電源卻是一個高頻噪聲源。傳導噪聲的根源最終還是來源于器件噪聲和輻射噪聲，器件噪聲和輻射噪聲最后都體現(xiàn)在傳導噪聲上。如模擬地和數(shù)字地的連接共地噪聲。三、電路板設計時應考慮的噪聲種類本文檔共73頁；當前第27頁；編輯于星期六\7點57分（三）傳導噪聲三、電路板設計時應考慮的噪聲種類本文檔共73頁；當前第28頁；編輯于星期六\7點57分三、電路板設計時應考慮的噪聲種類本文檔共73頁；當前第29頁；編輯于星期六\7點57分（三）傳導噪聲三、電路板設計時應考慮的噪聲種類本文檔共73頁；當前第30頁；編輯于星期六\7點57分四、電子電路抗干擾設計的依據(jù)抑制干擾源切斷干擾途徑保護敏感器件本文檔共73頁；當前第31頁；編輯于星期六\7點57分抑制干擾源常用的方法

(1)消除線圈反向電動勢的方法

減少輻射和傳導噪聲本文檔共73頁；當前第32頁；編輯于星期六\7點57分抑制干擾源常用的方法

(2)消除接點火花的方法

減少輻射噪聲本文檔共73頁；當前第33頁；編輯于星期六\7點57分抑制干擾源常用的方法(3)減小電機電磁噪聲的方法

LI=L2=100μH、C1=C2=4700pF、C3＝0.01μF左右．C1、C2接電機外殼。注意電容、電感的引線要盡量短。減少輻射噪聲本文檔共73頁；當前第34頁；編輯于星期六\7點57分抑制干擾源常用的方法

(4)減小高頻噪聲對IC干擾的方法每個IC并接一個0.01～O.1μF的高頻濾波電容消除傳導噪聲本文檔共73頁；當前第35頁；編輯于星期六\7點57分抑制干擾源常用的方法

(5)PCB板的正確布線減少輻射噪聲本文檔共73頁；當前第36頁；編輯于星期六\7點57分抑制干擾源常用的方法

(6)消除可控硅干擾的方法一般C1=0.01μF、R1=100—300Ω左右。減少輻射噪聲本文檔共73頁；當前第37頁；編輯于星期六\7點57分切斷干擾傳播路徑

按干擾傳播路徑可分為傳導干擾和輻射干擾兩類

(1)消除電源噪聲的方法

本文檔共73頁；當前第38頁；編輯于星期六\7點57分切斷干擾傳播路徑

(2)與噪聲源隔離的方法

L1=1.3μH左右（為磁珠電感器）。也可用1OOΩ左右的電阻代替。C1=C2=1000pF左右切斷噪聲傳遞路徑本文檔共73頁；當前第39頁；編輯于星期六\7點57分切斷干擾傳播路徑

(3)晶振的正確安裝切斷輻射噪聲傳遞路徑本文檔共73頁；當前第40頁；編輯于星期六\7點57分（4）設計PCB板時分區(qū)要合理，如強、弱信號，高（頻）、低（頻）信號，數(shù)字、模擬信號要分開。盡可能把干擾源(如電機、繼電器等)與敏感器件(如運放、單片機等芯片)遠離。切斷干擾傳播路徑

本文檔共73頁；當前第41頁；編輯于星期六\7點57分切斷干擾傳播路徑

減少傳導噪聲本文檔共73頁；當前第42頁；編輯于星期六\7點57分切斷干擾傳播路徑

(5)數(shù)宇地與模擬地的分離減少傳導噪聲本文檔共73頁；當前第43頁；編輯于星期六\7點57分切斷干擾傳播路徑

(6)功率器件的放置與接地大功率電路大功率電路減少傳導噪聲本文檔共73頁；當前第44頁；編輯于星期六\7點57分切斷干擾傳播路徑

(7)關鍵連接線的處理在單片機I／O口或其它芯片輸入輸出端、電源線、電路板連接線等關鍵地方使用抗干擾元件。如磁珠、磁環(huán)、電源濾波器、屏蔽罩、光電隔離器等?？娠@著提高電路的抗干擾性。本文檔共73頁；當前第45頁；編輯于星期六\7點57分

提高敏感器件的抗干擾性能

(1)減小關鍵相鄰兩線回路環(huán)面積減少輻射噪聲本文檔共73頁；當前第46頁；編輯于星期六\7點57分(1)PCB走線90拐彎時要圓滑本文檔共73頁；當前第47頁；編輯于星期六\7點57分

提高敏感器件的抗干擾性能

(2)閑置管腳的處理方法對于單片機的閑置管腳，不要懸空。可根據(jù)電氣性能要求接地或接電源。其它IC的閑置端在不改變系統(tǒng)邏輯的情況下接地或接電源。

閑置運放的引腳怎么連接呢？本文檔共73頁；當前第48頁；編輯于星期六\7點57分

提高敏感器件的抗干擾性能

本文檔共73頁；當前第49頁；編輯于星期六\7點57分

提高敏感器件的抗干擾性能

本文檔共73頁；當前第50頁；編輯于星期六\7點57分

提高敏感器件的抗干擾性能

本文檔共73頁；當前第51頁；編輯于星期六\7點57分

提高敏感器件的抗干擾性能

(3)設置較寬的電源線和接地線布線時，電源線和地線要盡量粗，除減小壓降外，更重要的是降低耦合噪聲。（4）使用電源看門狗電路對單片機等重要芯片要使用電源監(jiān)控及看門狗電路，對于一般芯片可接入去耦電容，可大幅度提高整個電路的抗干擾性能。

本文檔共73頁；當前第52頁；編輯于星期六\7點57分

提高敏感器件的抗干擾性能

（5）盡量使用速度較低的芯片在能滿足電路性能要求的前提下，盡量降低單片機的晶振頻率和選用低速數(shù)字電路。（6）IC器件盡量直接焊接在電路板上，少用lC插座，增加芯片的抗干擾性能設計印刷電路板時，必須要考慮抗干擾問題。即使電路原理圖設計正確，而由于印刷電路板設計不當，也會對電子設備的可靠性產(chǎn)生不利影響。本文檔共73頁；當前第53頁；編輯于星期六\7點57分單片機控制系統(tǒng)的抗干擾技術電磁干擾一般是以脈沖形式進入單片機系統(tǒng)，渠道主要有三條：空間干擾(場干擾)，電磁信號通過空間輻射進入系統(tǒng)。過程通道干擾，干擾通過與系統(tǒng)相連的前向通道、后向通道及與其它系統(tǒng)的相互通道進入。供電系統(tǒng)干擾，電磁信號通過供電線路進入系統(tǒng)。一般情況下空間干擾在強度上遠小于其它兩種，故微機系統(tǒng)中應重點防止過程通道與供電系統(tǒng)的干擾。本文檔共73頁；當前第54頁；編輯于星期六\7點57分硬件措施光電隔離過壓保護電路抗干擾電源配置去耦電容良好接地主要從系統(tǒng)硬件、軟件和CPU上采取的本文檔共73頁；當前第55頁；編輯于星期六\7點57分軟件措施單片機在輸出信號時，外部干擾有可能使信號出錯。如系統(tǒng)中單片機發(fā)出的驅(qū)動步進電機的信號經(jīng)鎖存器鎖存后傳送給驅(qū)動電路，鎖存器對干擾非常敏感，當鎖存線上出現(xiàn)干擾時，會盲目鎖存當前數(shù)據(jù)，而不管是否有效。因此應將鎖存器與單片機安裝在同一電路板上，使傳輸線上傳送的是已經(jīng)鎖存好的控制信號。在軟件上，最有效的方法就是重復輸出同一個信號，只要重復周期盡可能短，鎖存器接收到一個被干擾的錯誤信號后還來不及作出有效的反應，一個正確的輸出信號又來到，就可以及時防止錯誤動作的產(chǎn)生。本文檔共73頁；當前第56頁；編輯于星期六\7點57分CPU抗干擾措施前面幾項抗干擾措施是針對I/O通道，干擾還未作用到單片機本身，這時單片機還能正確無誤地執(zhí)行各種抗干擾程序，當干擾作用到單片機本身時（通過干擾三總線等），單片機將不能按正常狀態(tài)執(zhí)行程序，從而引起混亂。如何發(fā)現(xiàn)單片機受到干擾，如何攔截失去控制的程序流向，如何使系統(tǒng)的損失減小，如何恢復系統(tǒng)的正常運行，這些就是CPU抗干擾需要解決的問題。本文檔共73頁；當前第57頁；編輯于星期六\7點57分人工復位對于失控的CPU，最簡單的方法是使其復位，程序自動從0000H開始執(zhí)行。為此只要在單片機的RESET端加上一個高電平信號，并持續(xù)10ms以上即可。掉電保護電網(wǎng)瞬間斷電或電壓突然下降將使微機系統(tǒng)陷入混亂狀態(tài)，電網(wǎng)電壓恢復正常后，微機系統(tǒng)難以恢復正常。對付這一類事故的有效方法就是掉電保護。掉電信號由硬件電路檢測到，加到單片機的外部中斷輸入端。軟件中斷將掉電中斷規(guī)定為高級中斷，使系統(tǒng)及時對掉電作出反應。在掉電中斷子程序中，首先進行現(xiàn)場保護，保存當時重要的狀態(tài)參數(shù)，當電源恢復正常時，CPU重新復位，恢復現(xiàn)場，繼續(xù)未完成的工作。本文檔共73頁；當前第58頁；編輯于星期六\7點57分睡眠抗干擾CMOS型的51系列單片機具有睡眠狀態(tài)，此時只有定時/計數(shù)系統(tǒng)和中斷系統(tǒng)處于工作狀態(tài)。這時CPU對系統(tǒng)三總線上出現(xiàn)的干擾不會作出任何反應，從而大大降低系統(tǒng)對干擾的敏感程度。仔細分析系統(tǒng)軟件后發(fā)現(xiàn)，CPU很多情況下是在執(zhí)行一些等待指令和循環(huán)檢查程序，由于這時CPU雖沒有重要工作，但卻是清醒的，很容易受干擾。讓CPU在沒有正常工作時休眠，必要時再由中斷系統(tǒng)來喚醒它，之后又處于休眠。采用這種安排之后，大多數(shù)CPU可以有50～95%的時間用于睡眠，從而使CPU受到隨機干擾的威脅大大降低，同時降低了CPU的功耗。本文檔共73頁；當前第59頁；編輯于星期六\7點57分指令冗余當CPU受到干擾后，往往將一些操作數(shù)當作指令碼來執(zhí)行，引起程序混亂。這時我們首先要盡快將程序引入正軌(執(zhí)行真正的指令系列)。MCS-51系統(tǒng)中所有指令都不超過３個字節(jié)，而且有很多單字節(jié)指令。當程序彈飛到某一條單字節(jié)指令上時，便自動納入正軌。當彈飛到某一雙字節(jié)或三字書指令上時，有可能落到其操作數(shù)上，從而繼續(xù)出錯。因此，我們應多采用單字節(jié)指令，并在關鍵的地方人為地插入一些單字節(jié)指令（NOP），或?qū)⒂行巫止?jié)指令重復書寫，這便是指令冗余技術。本文檔共73頁；當前第60頁；編輯于星期六\7點57分指令冗余在雙字節(jié)和三字節(jié)指令之后插入兩條NOP指令，可保護其后的指令不被拆散?；蛘哒f，某指令前如果插入兩條NOP指令，則這條指令就不會被前面沖下來的失控程序拆散，并將被完整執(zhí)行，從而使程序走上正軌。但不能加入太多的冗余指令，以免明顯降低程序正常運行的效率。因此，常在一些對程序流向起決定作用的指令之前插入兩條NOP指令，以保證彈飛的程序迅速納入正確的控制軌道。此類指令有：RET、RETI、LCALL、SJMP、JZ