第十章 數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換

第十章數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換第一頁，共五十八頁，編輯于2023年，星期五模擬量與數(shù)字量模擬量——連續(xù)變化的物理量數(shù)字量——時間和數(shù)值上都離散的量模擬/數(shù)字轉(zhuǎn)換器ADCDAC數(shù)字/模擬轉(zhuǎn)換器第二頁，共五十八頁，編輯于2023年，星期五數(shù)字信號模擬信號現(xiàn)場信號1現(xiàn)場信號2現(xiàn)場信號n微型計算機放大器放大器放大器多路開關低通濾波傳感器低通濾波傳感器低通濾波傳感器A/D轉(zhuǎn)換器采樣保持器數(shù)字信號受控對象控制信號模擬信號D/A轉(zhuǎn)換器放大驅(qū)動電路…傳感器將各種現(xiàn)場的物理量測量出來并轉(zhuǎn)換成電信號（模擬電壓或電流）

放大器把傳感器輸出的信號放大到ADC所需的量程范圍低通濾波器用于降低噪聲、濾去高頻干擾，以增加信噪比多路開關把多個現(xiàn)場信號分時地接通到A/D轉(zhuǎn)換器采樣保持器周期性地采樣連續(xù)信號，并在A/D轉(zhuǎn)換期間保持不變第三頁，共五十八頁，編輯于2023年，星期五第一節(jié)D/A接口芯片DAC數(shù)字/模擬轉(zhuǎn)換器模擬量數(shù)字量第四頁，共五十八頁，編輯于2023年，星期五一、D/A轉(zhuǎn)換的基本原理數(shù)字量→按權相加→模擬量1101B＝1×23＋1×22＋0×21＋1×20＝13第五頁，共五十八頁，編輯于2023年，星期五D/A轉(zhuǎn)換器的原理圖（1）Iout2Iout1RfbRfbVout+_I1S1D1c2RRI2S2D2b2RRI0S0D0d2R2RRI3S3D3a2RVREF電阻網(wǎng)絡基準電壓電子開關第六頁，共五十八頁，編輯于2023年，星期五D/A轉(zhuǎn)換器的原理圖（2）Iout2Iout1RfbRfbVout+_I1S1D1c2RRI2S2D2b2RRI0S0D0d2R2RRI3S3D3a2RVREF阻抗＝2R運算放大器虛地第七頁，共五十八頁，編輯于2023年，星期五D/A轉(zhuǎn)換器的原理圖（3）Va＝VREFVb＝VREF/2Vc＝VREF/4Vd＝VREF/8I0＝Vd/2R＝VREF/（8×2R）I1＝Vd/2R＝VREF/（4×2R）I2＝Vd/2R＝VREF/（2×2R）I3＝Vd/2R＝VREF/（1×2R）第八頁，共五十八頁，編輯于2023年，星期五D/A轉(zhuǎn)換器的原理圖（4）Iout1＝I0＋I1＋I2＋I3 ＝VREF/2R×（1/8＋1/4＋1/2＋1）Rfb＝RVout＝－Iout1×Rfb ＝－VREF×[（20＋21＋22＋23）/24]Vout＝－（D/2n）×VREF第九頁，共五十八頁，編輯于2023年，星期五二、DAC0832芯片DAC0832是典型的8位電流輸出型通用DAC芯片第十頁，共五十八頁，編輯于2023年，星期五DAC0832的內(nèi)部結(jié)構LE2LE1RfbAGNDDAC0832VccILEVREF輸入寄存器DGNDDI0～DI7D/A轉(zhuǎn)換器DAC寄存器Iout2Iout1CSWR1WR2XFER第十一頁，共五十八頁，編輯于2023年，星期五1.DAC0832的數(shù)字接口8位數(shù)字輸入端DI0～DI7（DI0為最低位）輸入寄存器（第1級鎖存）的控制端ILE、CS、WR1DAC寄存器（第2級鎖存）的控制端XFER、WR2第十二頁，共五十八頁，編輯于2023年，星期五直通鎖存器的工作方式兩級緩沖寄存器都是直通鎖存器LE＝1，直通（輸出等于輸入）LE＝0，鎖存（輸出保持不變）LE2LE1DAC0832輸入寄存器DI0～DI7D/A轉(zhuǎn)換器DAC寄存器Iout1第十三頁，共五十八頁，編輯于2023年，星期五DAC0832的工作方式：直通方式LE1＝LE2＝1輸入的數(shù)字數(shù)據(jù)直接進入D/A轉(zhuǎn)換器LE2LE1DAC0832輸入寄存器DI0～DI7D/A轉(zhuǎn)換器DAC寄存器Iout1第十四頁，共五十八頁，編輯于2023年，星期五DAC0832的工作方式：單緩沖方式LE1＝1，或者LE2＝1兩個寄存器之一始終處于直通狀態(tài)另一個寄存器處于受控狀態(tài)（緩沖狀態(tài)）LE2LE1DAC0832輸入寄存器DI0～DI7D/A轉(zhuǎn)換器DAC寄存器Iout1第十五頁，共五十八頁，編輯于2023年，星期五DAC0832的工作方式：雙緩沖方式兩個寄存器都處于受控（緩沖）狀態(tài)能夠?qū)σ粋€數(shù)據(jù)進行D/A轉(zhuǎn)換的同時；輸入另一個數(shù)據(jù)LE2LE1DAC0832輸入寄存器DI0～DI7D/A轉(zhuǎn)換器DAC寄存器Iout1第十六頁，共五十八頁，編輯于2023年，星期五2.DAC0832的模擬輸出Iout1、Iout2——電流輸出端Rfb——反饋電阻引出端（電阻在芯片內(nèi)）VREF——參考電壓輸入端＋10V～－10VAGND——模擬信號地VCC——電源電壓輸入端＋5V～＋15VDGND——數(shù)字信號地第十七頁，共五十八頁，編輯于2023年，星期五單極性電壓輸出Vout＝－Iout1×Rfb＝－（D/28）×VREFRfbIout2Iout1Vout+_AGNDADIVREF第十八頁，共五十八頁，編輯于2023年，星期五單極性電壓輸出：例子設VREF＝－5VD＝FFH＝255時，最大輸出電壓：Vmax＝（255/256）×5V＝4.98VD＝00H時，最小輸出電壓：Vmin＝（0/256）×5V＝0VD＝01H時，一個最低有效位（LSB）電壓：VLSB＝（1/256）×5V＝0.02VVout＝－（D/2n）×VREF第十九頁，共五十八頁，編輯于2023年，星期五雙極性電壓輸出：電路R1（R）R3（2R）R2（2R）RfbIout2Iout1AGNDDIVREFVout1+_A1Vout2+_A2I1I2I1＋I2＝0第二十頁，共五十八頁，編輯于2023年，星期五雙極性電壓輸出：公式取R2＝R3＝2R1得Vout2＝－（2Vout1＋VREF）因Vout1＝－（D/28）×VREF故Vout2＝[（D－27）/27）]×VREF第二十一頁，共五十八頁，編輯于2023年，星期五雙極性電壓輸出：例子設VREF＝5VD＝FFH＝255時，最大輸出電壓：Vmax＝[（255－128）/128]×5V＝4.96VD＝00H時，最小輸出電壓：Vmin＝[（0－128）/128]×5V＝－5VD＝81H＝129時，一個最低有效位電壓：VLSB＝[（129－128/128]×5V＝0.04VVout＝[（D－27）/27）]×VREF第二十二頁，共五十八頁，編輯于2023年，星期五3.輸出精度的調(diào)整RfbIout2Iout1Vout+_AGND調(diào)零電位器調(diào)滿刻度電位器電源5VADI10K1M1KVREF第二十三頁，共五十八頁，編輯于2023年，星期五三、DAC芯片與主機的連接DAC芯片相當于一個“輸出設備”，至少需要一級鎖存器作為接口電路考慮到有些DAC芯片的數(shù)據(jù)位數(shù)大于主機數(shù)據(jù)總線寬度，所以分成兩種情況：1.主機位數(shù)等于或大于DAC芯片位數(shù)2.主機位數(shù)小于DAC芯片位數(shù)第二十四頁，共五十八頁，編輯于2023年，星期五1.主機位數(shù)大于或等于DAC芯片的連接moval,bufmovdx,portdoutdx,al譯碼ABD0～D7CSDACVout+_ALS273IOW第二十五頁，共五十八頁，編輯于2023年，星期五DAC0832單緩沖方式WR1CSIOW5V+5VRfbIout2Iout1WR2XFERDGNDAGNDD0～D7DI0～D17VccILEVREFVout+_A譯碼AB第二十六頁，共五十八頁，編輯于2023年，星期五2.主機位數(shù)小于DAC芯片的連接數(shù)字數(shù)據(jù)需要多次輸出接口電路也需要多個（級）鎖存器保存多次輸出的數(shù)據(jù)并需要同時將完整的數(shù)字量提供給DAC轉(zhuǎn)換器CPUDAC8位12位第二十七頁，共五十八頁，編輯于2023年，星期五兩級鎖存電路模擬輸出12位DAC第2級12位鎖存控制第1級低8位鎖存控制第1級高4位鎖存控制D0～D74位鎖存器4位鎖存器8位鎖存器8位鎖存器由同一個信號控制關鍵的一級鎖存第二十八頁，共五十八頁，編輯于2023年，星期五簡化的兩級鎖存電路模擬輸出12位DAC第2級12位鎖存控制第1級低8位鎖存控制D0～D74位鎖存器8位鎖存器8位鎖存器由同一個信號控制關鍵的一級鎖存movdx,port1moval,bloutdx,almovdx,port2moval,bhoutdx,al第二十九頁，共五十八頁，編輯于2023年，星期五四、DAC芯片的應用 movdx,portd moval,0repeat: outdx,al incal jmprepeat第三十頁，共五十八頁，編輯于2023年，星期五輸出正向鋸齒波2次數(shù)據(jù)輸出的時間間隔02LSB1LSB255LSB254LSB鋸齒波周期第三十一頁，共五十八頁，編輯于2023年，星期五第二節(jié)A/D轉(zhuǎn)換器模擬量數(shù)字量模擬/數(shù)字轉(zhuǎn)換器ADC第三十二頁，共五十八頁，編輯于2023年，星期五一、A/D轉(zhuǎn)換的基本原理存在多種A/D轉(zhuǎn)換技術，各有特點，分別應用于不同的場合4種常用的轉(zhuǎn)換技術計數(shù)器式逐次逼近式雙積分式并行式第三十三頁，共五十八頁，編輯于2023年，星期五1.計數(shù)器式以最低位為增減量單位的逐步計數(shù)法時鐘復位數(shù)字輸出比較器模擬輸入計數(shù)器D/A轉(zhuǎn)換器轉(zhuǎn)換結(jié)束第三十四頁，共五十八頁，編輯于2023年，星期五2.逐次逼近式從最高位開始的逐位試探法時鐘復位數(shù)字輸出轉(zhuǎn)換結(jié)束比較器模擬輸入寄存器D/A轉(zhuǎn)換器第三十五頁，共五十八頁，編輯于2023年，星期五3.雙積分式兩個積分階段實質(zhì)是電壓/時間變換IREFIinVinVREF積分器比較器V/IV/I時鐘啟動計數(shù)計數(shù)器數(shù)字輸出T2T1Vc固定斜率時間可變固定時間斜率可變轉(zhuǎn)換結(jié)束第三十六頁，共五十八頁，編輯于2023年，星期五4.并行式速度快成本高直接比較法編碼電路VinVREF數(shù)字輸出比較器RRRRRRR/2R/2第三十七頁，共五十八頁，編輯于2023年，星期五二、ADC0809芯片具有A/D轉(zhuǎn)換的基本功能CMOS工藝制作8位逐次逼近式ADC轉(zhuǎn)換時間為100s包含擴展部件多路開關三態(tài)鎖存緩沖器第三十八頁，共五十八頁，編輯于2023年，星期五ADC0809的內(nèi)部結(jié)構圖ADC0809地址鎖存和譯碼OE通道選擇開關ADDAADDBADDC1N0IN1IN2IN3IN4IN5IN6IN78位三態(tài)鎖存緩沖器DACVcc比較器CLOCKSTARTGNDVREF(+)VREF(-)ALE逐次逼近寄存器SAR定時和控制D0D1D2D3D4D5D6D7EOC第三十九頁，共五十八頁，編輯于2023年，星期五1.ADC0809的模擬輸入提供一個8通道的多路開關和尋址邏輯IN0～IN7：8個模擬電壓輸入端ADDA、ADDB、ADDC：3個地址輸入線ALE：地址鎖存允許信號ALE的上升沿用于鎖存3個地址輸入的狀態(tài)，然后由譯碼器從8個模擬輸入中選擇一個模擬輸入端進行A/D轉(zhuǎn)換第四十頁，共五十八頁，編輯于2023年，星期五2.ADC0809的轉(zhuǎn)換時序D0～D7OEEOCSTART/ALEADDA/B/CDATA100s2s+8T(最大)200ns(最小)轉(zhuǎn)換啟動信號轉(zhuǎn)換結(jié)束信號第四十一頁，共五十八頁，編輯于2023年，星期五3.ADC0809的數(shù)字輸出ADC0809內(nèi)部鎖存轉(zhuǎn)換后的數(shù)字量具有三態(tài)數(shù)字量輸出端D0～D7配合輸出允許信號OE當輸出允許信號OE為高電平有效時，將三態(tài)鎖存緩沖器的數(shù)字量從D0～D7輸出第四十二頁，共五十八頁，編輯于2023年，星期五4.ADC0809的轉(zhuǎn)換公式輸入模擬電壓輸出數(shù)字量基準電壓正極基準電壓負極第四十三頁，共五十八頁，編輯于2023年，星期五單極性轉(zhuǎn)換示例基準電壓VREF(+)＝5V，VREF(－)＝0V輸入模擬電壓Vin＝1.5V N＝（1.5－0）÷（5－0）×256 ＝76.8≈77＝4DH第四十四頁，共五十八頁，編輯于2023年，星期五雙極性轉(zhuǎn)換示例基準電壓VREF(+)＝＋5V，VREF(－)＝－5V輸入模擬電壓Vin＝－1.5V N＝（－1.5＋5）÷（5＋5）×256 ＝89.6≈90＝5AH第四十五頁，共五十八頁，編輯于2023年，星期五三、ADC芯片與主機的連接ADC芯片相當于“輸入設備”，需要接口電路提供數(shù)據(jù)緩沖器主機需要控制轉(zhuǎn)換的啟動主機還需要及時獲知轉(zhuǎn)換是否結(jié)束，并進行數(shù)據(jù)輸入等處理第四十六頁，共五十八頁，編輯于2023年，星期五1.數(shù)據(jù)輸出線的連接與主機的連接可分成兩種方式直接相連：用于輸出帶有三態(tài)鎖存器的ADC芯片通過三態(tài)鎖存器相連：適用于不帶三態(tài)鎖存器的ADC芯片，也適用帶有三態(tài)鎖存緩沖器的芯片ADC芯片的數(shù)字輸出位數(shù)大于系統(tǒng)數(shù)據(jù)總線位數(shù)，需把數(shù)據(jù)分多次讀取第四十七頁，共五十八頁，編輯于2023年，星期五2.A/D轉(zhuǎn)換的啟動（1）啟動信號一般有兩種形式脈沖信號啟動轉(zhuǎn)換電平信號啟動轉(zhuǎn)換轉(zhuǎn)換啟動轉(zhuǎn)換結(jié)束第四十八頁，共五十八頁，編輯于2023年，星期五2.A/D轉(zhuǎn)換的啟動（2）主機產(chǎn)生啟動信號有兩種方法編程啟動軟件上，執(zhí)行一個輸出指令硬件上，利用輸出指令產(chǎn)生ADC啟動脈沖，或產(chǎn)生一個啟動有效電平定時啟動啟動信號來自定時器輸出第四十九頁，共五十八頁，編輯于2023年，星期五3.轉(zhuǎn)換結(jié)束信號的處理不同的處理方式對應程序設計方法不同①

查詢方式——把結(jié)束信號作為狀態(tài)信號②

中斷方式——把結(jié)束信號作為中斷請求信號③

延時方式——不使用轉(zhuǎn)換結(jié)束信號④

DMA方式——把結(jié)束信號作為DMA請求信號第五十頁，共五十八頁，編輯于2023年，星期五四、ADC芯片的應用編程啟動、轉(zhuǎn)換結(jié)束中斷處理編程啟動、轉(zhuǎn)換結(jié)束查詢處理第五十一頁，共五十八頁，編輯于2023年，星期五中斷方式D0～D7220hIRQ2A0～A9譯碼VccD0～D7EOCADDAADDBADDCALE模擬輸入（0～5V）500KHzCLOCKVREF(+)+5VIN0OESTARTGNDVREF(-)IORIOW第五十二頁，共五十八頁，編輯于2023年，星期五主程序 ;數(shù)據(jù)段 adtempdb0 ;給定一個臨時變量 ;代碼段 …… ;設置中斷向量等工作 sti ;開中斷

movdx,220h

outdx,al ;啟動A/D轉(zhuǎn)換 …… ;其他工作第五十三頁，共五十八頁，編輯于2023年，星期五中斷服務程序 adint proc sti ;開中斷 pushax ;保護寄存器 pushdx pushds movax,data ;設置數(shù)據(jù)段DS movds,ax

movdx,220h

inal,dx ;讀A/D轉(zhuǎn)換的數(shù)字量

movadtemp,al ;送入緩沖區(qū)第五十四頁，共五十八頁，編輯于2023年