從體系結(jié)構(gòu)的演變看高性能微處理器的發(fā)展趨勢

微處理器體系結(jié)構(gòu)

隨著高性能計算的需求，計算機(jī)體系結(jié)構(gòu)發(fā)生了很大變化。作為計算機(jī)核心部件的微處理器，其性能和復(fù)雜性（晶體管數(shù)、時鐘頻率和峰值）也按照摩爾定律增長。微處理器性能的改善在很大程度上歸功于體系結(jié)構(gòu)的發(fā)展和VLSI工藝的改進(jìn)。體系結(jié)構(gòu)的發(fā)展主要體現(xiàn)在三個方面，即超流水、多指令發(fā)射和多指令操作。

超流水技術(shù)主要開發(fā)時間并行性。流水線技術(shù)是RISC處理器區(qū)別于CISC處理器的重要特征。采用超流水技術(shù)，盡管可以減少關(guān)鍵路徑中每級流水的時間，但同時也引入了更多的寄存器，進(jìn)而增加了面積開銷以及時鐘歪斜問題。另一方面，深度流水在指令相關(guān)和指令跳轉(zhuǎn)時會大大降低流水線的性能。

多指令發(fā)射和多指令操作均是開發(fā)空間并行性。多指令發(fā)射面臨的首要問題是如何保持應(yīng)用程序語義的正確性，MIMD、超標(biāo)量和數(shù)據(jù)流技術(shù)是多指令發(fā)射的典型結(jié)構(gòu)。MIMD是并行計算的重要研究領(lǐng)域。超標(biāo)量采用時序指令流發(fā)射技術(shù)，兼容性好，硬件開銷大，功耗開銷大，是目前多數(shù)商用高端處理器采用的主流技術(shù)。數(shù)據(jù)流采用token環(huán)技術(shù)，理論上可以開發(fā)出高度指令并行性。然而，其商用開發(fā)不成功，原因是運(yùn)行時間開銷大，尤其是token環(huán)匹配需要很高的時間代價。

多指令操作是當(dāng)前體系結(jié)構(gòu)的重要研究方向。多指令操作包括數(shù)據(jù)并行性開發(fā)和操作并行性開發(fā)。盡管在CISC處理器中均采用過這兩種技術(shù)，但CISC給體系結(jié)構(gòu)開發(fā)帶來三個負(fù)面影響：一是CISC指令不適合流水處理，二是指令差異很大造成譯碼困難，三是編譯器很難開發(fā)出有效的指令操作。與CISC處理器相反，多指令操作非常適合RISC處理器，其中SIMD和VLIW就是數(shù)據(jù)并行性和操作并行性的典型結(jié)構(gòu)。

向量處理器和SIMD處理器都是利用多個操作數(shù)來實(shí)現(xiàn)數(shù)據(jù)并行性。但二者有很大不同。向量處理器對線性向量元素順序操作，SIMD則對向量元素進(jìn)行并發(fā)操作。對前者，每條指令只能作用于一個功能部件，執(zhí)行時間較長；而后者在執(zhí)行指令時可以作用于多個功能部件。向量處理器采用交叉存儲器實(shí)現(xiàn)向量的訪存操作，同時可對短向量進(jìn)行有效操作，即對稀疏向量進(jìn)行壓縮以獲得高性能。SIMD適合多媒體中的分組數(shù)據(jù)流，通過特定算法將長的數(shù)據(jù)流截成定長短向量序列，從而可以和向量處理器那樣實(shí)現(xiàn)對定長短向量序列的高效處理。

VLIW是實(shí)現(xiàn)操作并行性開發(fā)的重要途徑。CISC處理器采用垂直編碼技術(shù)，而VLIW則采用水平編碼技術(shù)，指令中的每個操作域可以并發(fā)執(zhí)行。同CISC處理器相比，VLIW具有的優(yōu)點(diǎn)是：指令操作域定長，譯碼簡單；適合流水處理，減少CPI；編譯器需要開發(fā)程序潛在的指令級操作并行性。傳統(tǒng)VLIW的不足是指令帶寬較高，二進(jìn)制目標(biāo)代碼不兼容。VLIW和SIMD結(jié)構(gòu)都能接受單一指令流，每條指令可以包含多個操作。但前者允許每條指令包含多個不同類型的操作，同時可以開發(fā)細(xì)粒度并行性。VLIW指令字較長，而SIMD具有很強(qiáng)的數(shù)據(jù)壓縮能力。事實(shí)上，VLIW和SIMD技術(shù)相結(jié)合可以獲得更高的性能加速比，且非常適合多媒體數(shù)據(jù)處理。

從微處理器體系結(jié)構(gòu)和編譯器界面劃分的角度上講，指令級體系結(jié)構(gòu)可以分為順序結(jié)構(gòu)、相關(guān)結(jié)構(gòu)和獨(dú)立結(jié)構(gòu)三類。在順序結(jié)構(gòu)中，程序不包含任何指令并行信息，完全通過硬件進(jìn)行調(diào)度，即硬件負(fù)責(zé)操作間的相關(guān)分析、獨(dú)立操作分析和操作調(diào)度，編譯器只負(fù)責(zé)程序代碼的重組，程序中不附加任何信息。超標(biāo)量是該類結(jié)構(gòu)的典型代表。在相關(guān)結(jié)構(gòu)中，程序顯式指定操作的相關(guān)信息，即編譯器負(fù)責(zé)操作間的相關(guān)分析，而硬件負(fù)責(zé)獨(dú)立操作分析和調(diào)度，如數(shù)據(jù)流處理器。獨(dú)立結(jié)構(gòu)完全由程序提供各個獨(dú)立操作間的信息，即編譯器負(fù)責(zé)操作間相關(guān)性分析、獨(dú)立操作間分析和指令調(diào)度，VLIW是其主要代表。

超標(biāo)量處理器架構(gòu)

現(xiàn)代超標(biāo)量處理器體系結(jié)構(gòu)均基于IBM360/91采用的Tomasulo和CDC6600采用的Scoreboard動態(tài)調(diào)度技術(shù)，MIPSR10000和DEC21264微處理器均基于該體系結(jié)構(gòu)。典型超標(biāo)量處理器通常采用如下邏輯結(jié)構(gòu)實(shí)現(xiàn)動態(tài)調(diào)度：寄存器重命名邏輯、窗口喚醒邏輯、窗口選擇邏輯和數(shù)據(jù)旁路邏輯。Intel的Pentium處理器、Motorola的PowerPC604和SPARC64則采用基于預(yù)約站的超標(biāo)量體系結(jié)構(gòu)。

兩種體系結(jié)構(gòu)的主要區(qū)別是：在典型超標(biāo)量結(jié)構(gòu)中，無論是推測還是非推測寄存器值都放在物理寄存器堆中；在預(yù)約站超標(biāo)量結(jié)構(gòu)中，推測數(shù)據(jù)放在重排序緩沖器中，非推測數(shù)據(jù)和已經(jīng)執(zhí)行完成提交的數(shù)據(jù)則放在寄存器文件中。在典型結(jié)構(gòu)中，操作數(shù)不廣播到窗口，而只將操作數(shù)標(biāo)志TAG進(jìn)行廣播，操作數(shù)則送到物理寄存器文件。在預(yù)約站結(jié)構(gòu)中，指令執(zhí)行結(jié)果廣播到預(yù)約站，指令發(fā)射時從預(yù)約站去取操作數(shù)。

超標(biāo)量處理器性能與IPC（InstructionsPerCycle）和時鐘頻率的乘積成正比。時鐘速率同系統(tǒng)結(jié)構(gòu)的關(guān)鍵路徑時延有關(guān)，而IPC和如下因素有關(guān)：程序中潛在的指令級并行性、體系結(jié)構(gòu)字長寬度、指令窗口大小和并行性開發(fā)策略。超標(biāo)量處理器一般通過增加發(fā)射邏輯提高IPC，這將導(dǎo)致更寬的發(fā)射窗口和更復(fù)雜的發(fā)射策略。

眾所周知，超標(biāo)量處理器是通用微處理器的主流體系結(jié)構(gòu)，幾乎所有商用通用微處理器都采用超標(biāo)量體系結(jié)構(gòu)。而在DSP方面，LSI邏輯公司的ZSP200、ZSP400、ZSP500和ZSP600均采用超標(biāo)量體系結(jié)構(gòu)。ZSP200采用并行MAC和ALU運(yùn)算部件，2發(fā)射超標(biāo)量結(jié)構(gòu)；ZSP400采用雙MAC單元、4發(fā)射超標(biāo)量處理器體系結(jié)構(gòu)；ZSP500為4發(fā)射體系結(jié)構(gòu)、采用增強(qiáng)型雙MAC和雙ALU運(yùn)算單元；ZSP600采用4MAC和雙ALU運(yùn)算部件，每個時鐘周期發(fā)射6條指令。圖1為ZSP400結(jié)構(gòu)框圖。

圖1ZSP400內(nèi)核超標(biāo)量體系結(jié)構(gòu)框圖

ADI公司的TigerSHARC系列采用靜態(tài)超標(biāo)量體系結(jié)構(gòu)。該系列采用了許多傳統(tǒng)超標(biāo)量處理器的特征，如load/store結(jié)構(gòu)、分之預(yù)測和互鎖寄存器堆等技術(shù)。每個時鐘周期發(fā)射4條指令。而靜態(tài)超標(biāo)量的含義是指指令級并行性識別是在運(yùn)行之前，即編寫程序時確定的（事實(shí)上以VLIW結(jié)構(gòu)為基礎(chǔ)）。同時，TigerSHARC系統(tǒng)處理器采用SIMD技術(shù)，用戶可以對數(shù)據(jù)進(jìn)行廣播和合并。所有寄存器均是互鎖的，支持簡單的編程模型，該模型不依賴于不同型號間的時延變化。分支目標(biāo)緩沖器BTB為128位，可以有效減小循環(huán)操作和其它非順序代碼的執(zhí)行時間。圖2為TigerSHARC系列中的ADSP-TS201S結(jié)構(gòu)框圖。

圖2ADSP-TS201S靜態(tài)超標(biāo)量體系結(jié)構(gòu)框圖

超長指令字VLIW體系結(jié)構(gòu)

自從耶魯大學(xué)的J.AFisher于1979年首次提出VLIW體系結(jié)構(gòu)以來，先后由耶魯大學(xué)開發(fā)出基于跟蹤調(diào)度(TraceScheduling)技術(shù)的MultiFlow處理器和Cydrome公司BobRau等人開發(fā)的基于巨塊調(diào)度（SuperblockScheduling）的Cydra-5處理器。但直到九十年代中期，基于VLIW結(jié)構(gòu)的處理器基本上停留在實(shí)驗(yàn)室原型機(jī)階段。因?yàn)閂LIW本身固有的幾個關(guān)鍵問題一直沒有徹底解決，導(dǎo)致了其后的商用處理器體系結(jié)構(gòu)從RISC轉(zhuǎn)向了超標(biāo)量和超流水，而不是VLIW。盡管如此，由于VLIW結(jié)構(gòu)的許多優(yōu)點(diǎn)仍然使許多研究機(jī)構(gòu)競相對該技術(shù)進(jìn)行堅(jiān)持不懈地研究，并在體系結(jié)構(gòu)和編譯器方面實(shí)現(xiàn)了突破，其中最重要的是解決了目標(biāo)代碼兼容問題并支持推斷推測機(jī)制（盡管大部分處理器僅支持部分推斷推測機(jī)制）。這之后出現(xiàn)了Philip的Trimedia、Equator的MAP1000A媒體處理器、Chromatic的Mact、TI的TMS320C6XX、Transmeta的Crusoe以及INTEL和HP聯(lián)盟提出的IA-64體系結(jié)構(gòu)（EPIC）。事實(shí)上VLIW作為下一代高性能處理器體系結(jié)構(gòu)的首選技術(shù)已成共識，該體系結(jié)構(gòu)和優(yōu)化編譯器形成的SIMD指令流將更加適合多媒體數(shù)據(jù)處理。

TI的TMS320C6系列是典型的超長指令字VLI

W體系結(jié)構(gòu)，該系列每個指令周期可以執(zhí)行8條32位指令，C62為定點(diǎn)處理器，C67為浮點(diǎn)處理器。C62和C67系列的CPU內(nèi)核是相同的，包含32個通用寄存器、8個執(zhí)行部件。C64包含64個通用寄存器和8個執(zhí)行部件。8個執(zhí)行部件包含2個乘法器和6個ALU。支持8/16/32數(shù)據(jù)類型，所有指令均為條件執(zhí)行，減小了分支指令開銷。圖3為C62和C67系統(tǒng)框圖。

圖3基于VLIW體系結(jié)構(gòu)的TMS320C6系統(tǒng)框圖

中國科學(xué)院聲學(xué)研究所在“973國家重大基礎(chǔ)研究發(fā)展規(guī)劃”資助下研制成功國內(nèi)第一款基于多發(fā)射VLIW和SIMD技術(shù)的具有可重組結(jié)構(gòu)的高性能微處理器芯片－華威處理器（SuperV）。該處理器為四發(fā)射VLIW處理器，當(dāng)執(zhí)行向量處理功能時，每個周期可執(zhí)行35個操作。在執(zhí)行32位乘累加操作時可獲得2.9GOPS的數(shù)據(jù)處理速度；執(zhí)行16位乘累加操作時可獲得5.1GOPS的數(shù)據(jù)處理速度；執(zhí)行8位乘累加操作時可獲得9.3GOPS的數(shù)據(jù)處理速度。該處理器是目前國內(nèi)數(shù)據(jù)處理能力最強(qiáng)的微處理器，可以廣泛應(yīng)用于信息家電、網(wǎng)絡(luò)通信、聲音圖像以及雷達(dá)聲納等信號處理領(lǐng)域。

可重構(gòu)處理器架構(gòu)

從二十世紀(jì)七十年代開始的第一代CISC處理器開始至今，微處理器體系結(jié)構(gòu)已經(jīng)經(jīng)過了三代。然而，即使是第三代的RISC技術(shù)仍然停留在固定模式的體系架構(gòu)設(shè)計。隨著ASIC和SOC技術(shù)的發(fā)展，微處理器設(shè)計進(jìn)入到第四代，即后RISC和可重構(gòu)處理器時代。其重要特征是系統(tǒng)架構(gòu)不再采用固定模式，而是將DSP的靈活性與硬線連接的專用性相結(jié)合，使得微處理器可以針對不同的應(yīng)用需求建立自己獨(dú)特的體系結(jié)構(gòu)，達(dá)到性能最優(yōu)、功耗更低的目的。

華威處理器（SuperV）體系結(jié)構(gòu)不僅基于RISC、VLIW和SIMD技術(shù)，而且采用了可重構(gòu)技術(shù)，使得用戶在不增加硬件開銷的情況下通過對系統(tǒng)功能部件的重構(gòu)完成對不同應(yīng)用的處理，不僅提高了系統(tǒng)性能，而且大大降低了系統(tǒng)的功耗。例如，在華威處理器中設(shè)計了若干32位可重構(gòu)乘法器，每個可重構(gòu)乘法器可以完成32位乘法、若干個16位乘法或者8位乘法。因此，華威處理器可以采用一條指令完成16個8位數(shù)據(jù)的乘（累）加操作；一條指令可以完成8個16位數(shù)據(jù)的乘（累）加操作；一條指令可以完成4個32位數(shù)據(jù)的乘加操作；一條指令可以完成4個32位數(shù)據(jù)的累加操作；一條指令可以完成16個索引、16個地址計算和16次數(shù)據(jù)加載操作；兩條指令完成16個8位數(shù)據(jù)累加操作；兩條指令可以完成8個16位數(shù)據(jù)累加操作；兩條指令可以完成對256項(xiàng)、8位元素的數(shù)據(jù)表進(jìn)行的16路并行查找。

Tensilica的可配置技術(shù)是可重構(gòu)處理器的重要代表。例如，VectraLX定點(diǎn)向量DSP引擎就是通過配置選項(xiàng)在XtensaLX可配置處理器的基礎(chǔ)上建立起來的。即VectraLX定點(diǎn)DSP引擎是XtensaLX微處理器內(nèi)核的一種配置。該定點(diǎn)DSP引擎是一個3發(fā)射SIMD處理器，具有四個乘法器/累加器（四MAC），它可以處理128位的向量。128位向量可以分成8個16位或者4個32位的元素。整個VectraLXDSP引擎是用TIE（Tensilica'sInstructionExtension）語言開發(fā)的，通過修改可以適合不同的應(yīng)用領(lǐng)域。VectraLXDSP引擎增加了16個向量寄存器（每個寄存器160位寬）、四個128位的向量隊(duì)列寄存器、第二個load/store單元和210多條現(xiàn)有XtensaLX處理器指令集體系結(jié)構(gòu)中的通用DSP指令。VectraLXDSP引擎如圖4所示。

圖4VectraLXDSP體系結(jié)構(gòu)框圖

結(jié)語

作為信息產(chǎn)業(yè)的核心技術(shù)，微處理器體系結(jié)構(gòu)正在發(fā)生很大的變化，而這種變化無不體現(xiàn)出市場需求的強(qiáng)大動力。現(xiàn)代微處理器，無論是通用微處理器還是數(shù)字信號處理器在體系結(jié)構(gòu)方面正在趨于融合。通用處理器通過增加媒體處理指令來提高數(shù)據(jù)處理器能力；而數(shù)字信號處理器也借鑒了通用處理器的體系結(jié)構(gòu)，使得數(shù)字信號處理器的數(shù)據(jù)處理器能力更加強(qiáng)大、管理更加靈活。同時，隨著嵌入式應(yīng)用的需求，對功耗的要求也越來越苛刻，使得可重構(gòu)處理器在未來將會起到重要的作用。由于不同的應(yīng)用需求可以通過重構(gòu)技術(shù)獲得所需要的微處理器系統(tǒng)架構(gòu)，這將大大提高產(chǎn)品的競爭力，同時也降低了整個系統(tǒng)的功耗和成本。多處理器的體系結(jié)構(gòu)隨著單個處理器的性能越來越逼近其物理極限,現(xiàn)在的處理器設(shè)計方向可以大致有兩類，一是采用單片上集成多個核中或者采用一個核中多個物理線程的方法來達(dá)到并行的目的，從而提高性能；另一個方向是嵌入式應(yīng)用，這有兩種思路即將通用處理器擴(kuò)展、改裝成能適合各種嵌入式應(yīng)用（９０％的份額是ＤＳＰ），或者將ＤＳＰ擴(kuò)展、改裝以吸收部分通用微處理器的特點(diǎn)。事實(shí)上，在2000年，嵌入式芯片的銷售量已經(jīng)是通用ＰＣ微處理能的兩倍多。但是從編譯的角度來看ＤＳＰ由于其不規(guī)則、復(fù)雜的結(jié)構(gòu)以及指令集結(jié)構(gòu)，導(dǎo)致無法很好的利用編譯器。當(dāng)然，現(xiàn)在ＤＳＰ的一個研究方向就是吸收通用微處理器的特點(diǎn)，以方便編譯器的使用。２.１相關(guān)的體系結(jié)構(gòu)介紹２.１.１多發(fā)射處理器（multi-issueprocessor）多發(fā)射處理器（multi-issueprocessor）包括超標(biāo)量(Superscalar)和超長指令字（Very-LongInstructionWord，ＶＬＩＷ）處理器,其思想是允許在一個時鐘周期內(nèi)發(fā)射多條指令以減少處理器的平均ＣＰＩ,更好地利用處理器的功能部件。提高多發(fā)射處理器資源利用率的關(guān)鍵問題是：如何在程序中找到足夠的指令級并行性。超標(biāo)量處理器在每個時鐘周期發(fā)射由硬件動態(tài)確定的指令，而ＶＬＩＷ處理器則在每個時鐘周期發(fā)射出編譯器確定的固定數(shù)目的操作。超標(biāo)量處理器是依賴硬件來發(fā)現(xiàn)ILP，而VLIW處理器則依賴編譯器來發(fā)現(xiàn)ＩＬＰ。不管是超標(biāo)量還是ＶＬＴＷ處理器都只能挖掘同一個線程的ILP來提高處理器資源利用率。當(dāng)多發(fā)射處理器不能發(fā)現(xiàn)足夠的指令來添滿發(fā)射槽時，水平浪費(fèi)（HorizontalWaste）就發(fā)生了。此外當(dāng)資源沖突造成多發(fā)射處理器在接下來的時鐘周期中不能發(fā)射指令，則造成了垂直浪費(fèi)（VerticalWaste）。如圖1所示為多發(fā)射處理器中可能造成的垂直浪費(fèi)和水平浪費(fèi)情況。圖１中空白塊表示該指令發(fā)射槽（IssueSlot）浪費(fèi)了；不同的填充色表示不同線程?，F(xiàn)代超標(biāo)量處理器包括：DEC/Compaq21162,PowerPC,MIPSR10000,SunUltraSparc.HPPA-8000?，F(xiàn)代VLIW處理器包括：IntelIA-64(Itanium),transmetaCrusoe。多線程處理器（multi-threadprocessor）為了減少長延遲對處理器效率的影響，例如減少cache不命中和執(zhí)行時間長的指令對處理器效率的影響，在單個處理器內(nèi)部實(shí)現(xiàn)多個硬件線程。當(dāng)某個線程處理cache不命中時，其他線程可以以繼續(xù)執(zhí)行有效工作，從而隱藏訪存延遲，提高綜合性能。多線程處理器的優(yōu)點(diǎn)在于由于能夠快速切換線程上下文，因此多線程處理器能在每個時鐘周期發(fā)射一個獨(dú)立線程的指令。能夠利用線程級并行提高處理器資源的利用率。其主要缺點(diǎn)是由于每個時鐘周期只能允許一個線程活躍，所以沒能發(fā)現(xiàn)橫向的資源效率。多線程處理器通常為每個線程維護(hù)獨(dú)立的ＰＣ和寄存器，可以分為細(xì)粒度多線程，即每個時鐘周期都可以進(jìn)行線程切換，以及粗粒度多線程，即可以等到有長延遲操作時再做線程切換。戒2.料1.加3針同逃時多徐線程結(jié)處理薯器（單si幫mu戲lt恥an咽eo階us熔m面ul桐ti川-t植hr緒ea謙d脆pr弦oc舍es寨so喝r）煤同熔時多閘線程柄是一蓋種處顏理器賀體系皂結(jié)構(gòu)洽，它凡結(jié)合規(guī)了超壟標(biāo)量劍和多待線程側(cè)處理逐器的蕩特點(diǎn)懶，可仇以同盈時減超少水倒平和礙垂直零浪費(fèi)夏。邪ＳＭ煌Ｔ在禽一個括時鐘淹周期燙內(nèi)發(fā)艱射（鴨Is廣ss朽ue辣）來耗自多搬個線話程的里多條匠指令員。同傅時多帽線程茄技術(shù)多在兩吃個方堵面提桐高了沒處理使器的叮總體稍性能宣：篩（ｌ支）Ｓ睛ＭＴ艘允許紋在一伏個時撫鐘周菜期內(nèi)饒執(zhí)行些來自篩不同遞線程音的多涂條指關(guān)令。蝴因此錫在一猴個時末鐘周摸期內(nèi)犯ＳＭ真Ｔ能閱夠同族時利濕用程灘序的譯ＴＬ議Ｐ和餃IL踩P消甩除水削平浪葉費(fèi)，考提高袍處理驢器發(fā)觸射槽墊以及域功能咳部件匆的利杏用率曾（如威圖1宣e)全（舊２）墊理論殖上來外說，圍ＳＭ皆Ｔ允險許任腥何活容動線品程的述組合琴來發(fā)泥射指鐮令。競當(dāng)由勁于長鍬延遲奮操作筑或者果資源堡沖突曬導(dǎo)致務(wù)只有餐一個戶活動芒線程良時，借該線淹程能頸夠使書用所避有可泉獲得里的發(fā)數(shù)射槽寨。這定就使持得，忌可以纏通過饞使用慈其他停線程搭的未沙阻塞增指令埋來消蹄除垂主直浪富費(fèi)。翻由痰于S指MT仍處理波器在餐每個肢時鐘紀(jì)周期濃可以說選擇依多個往線程確的指受令執(zhí)噸行，艙因此銅能夠壁更好毅地利淋用處因理器遭資源殲。取估指階廢段有芳更多捆選擇賤，比交如可烈以增娘加取談非投壤機(jī)指濁令執(zhí)光行的紗可能鈴性，址可以花同時槐提高掀水平耗和垂明直的室資源全效率塊。盡場管多證發(fā)射吼處理牽器在憲一個男時鐘閱周期匆內(nèi)能版執(zhí)行達(dá)多條歡指令方，但每是當(dāng)病在一憤個時節(jié)鐘周揭期內(nèi)新不能仗找到客足夠恩的并蔽行指桑令時保，多們發(fā)射我處理蘇器效敵率會富下降親。多憶線程赴處理紋器可流以能碎夠克泳服長架延遲聰操作鑰和資斑源沖扯突所曬帶來拼的限循制，銹但是聾不能臨有效查地利星用處養(yǎng)理器叫中的澤所有避資源蟻。Ｓ置ＭＴ鐮結(jié)合睜了超鋒標(biāo)量怪和多車線程丸的好鵲處，梳而不街需要蝶很大久的代宿價（腳例如樂芯片驢面積顧）。搬為了努允許右在一無個時響鐘內(nèi)嫌發(fā)射命多個妨線程敘的多燦條指時令Ｓ豎ＭＴ洲業(yè)為事每個廣線程荒維護(hù)未一套斧獨(dú)立篇的體銜系結(jié)歲構(gòu)狀黑態(tài)包暑括通慌用寄麗存器電，控旺制寄觀存器召和其約他的謊狀態(tài)襲寄存撕器等予。降其主承要缺春點(diǎn)是客，由傭于采瞎用集妹中式蝴指令均發(fā)射猾指令緩發(fā)射用階段葛變得負(fù)復(fù)雜件，采擴(kuò)用什蝶么策罵略發(fā)噴射指兵令的流問題冶；另館外，胖未來蠶微處渠理器想設(shè)計短主要皂采用悉功能司分布白的方泰法來武克服餅片上旨線延挽遲，無而集榆中式隱發(fā)射糖束縛鏈了功嘆能分類布，壟這是賭不如然片上赤多處及理器欣的地鮮方。賴２悲.１獅.４佩單片蜜多處監(jiān)理器么（頑ch揚(yáng)ip梨m油ul綠ti妖-p齒ro導(dǎo)ce煌ss啊or魚）朵隨著侵單個像芯片歐上晶哥體管提數(shù)目牙的增扭加，取構(gòu)造親片上存多處霧理器熱系統(tǒng)赤成為區(qū)可能牙。片威上多泛處理厚器是酷指中群在單奇?zhèn)€芯歸片上嘉的多運(yùn)個處壟理器慚核所溉構(gòu)成駁的多搖處理碰器系熔統(tǒng)。梅片上掌多處蒼理器河系統(tǒng)稿允許拌線程旦在多嘴個處證理器隔核上翠并行儀執(zhí)行蝦，它枝利用以線程乒級并晃行性筍來提麥高系玉統(tǒng)性灣能。即然而關(guān)由于刻片上纏多處緩理器屑系統(tǒng)被的資清源是拉采用本劃分猶方式租的，秤當(dāng)沒級有足脊夠線偵程時脆，資益源就調(diào)浪費(fèi)肯了。靈圖1抓d即仗為Ｃ渠ＭＰ螺的發(fā)緒射槽錘利用亡圖。選片上份多處所理器朽的主螞要好退處是濾片上練的處蚊理器貝核可鈴以很顫簡單艱，使角得設(shè)獄計和歉驗(yàn)證探時間歸短殲，也折易于布獲得燒較高維主頻躁。柜典型穿的C念MP防系統(tǒng)透包括虧:騾St查an祥df匆or弓d溉Hy巾dr鎮(zhèn)a,蘿IB魂M肅Po嶄we無r4忽,S旅un丈M痰A(chǔ)J堆C,宜Br瞇oa淘dc敲om孝s既b1永25盆0,蠢Cr股ad失le創(chuàng)'s閘U者ni師ve艦rs限al別M露ic拘ro影sy魄st資em終。久在程柏序運(yùn)越行時并，允偉許線續(xù)程在念多個刷處理梨器上棚執(zhí)行疤，利彈用線航程級委并行患性來被提高詳系統(tǒng)薯性能款。其烘主要備缺點(diǎn)輛是，納由于興資源韻是各齊個處網(wǎng)理器區(qū)獨(dú)有姐的，鐵所以背當(dāng)沒熄有足歪夠的供線程際時會貌造成赤資源潔浪費(fèi)蝦。必琴須注內(nèi)意的品是，睬嚴(yán)格患的講狹，此午處關(guān)賭心的蓮線程這數(shù)最姐小僅裹僅指弦單純酬的線半程數(shù)鑄，而紐應(yīng)該脹指（避線程犁數(shù)Ｘ槳并行姜性）該，因塞為如樣果線復(fù)程的車并行暑性不參高（橫比如燥一個用線程虜長時廟間依臟賴于驚另一陽個線尸程）梯再多雜的線缺程在策某一繡個時某刻表范現(xiàn)出那來的躺實(shí)際毅效果秀是很喂差的財。酸2.紙1.鋸5多盟核多京線程逼處理繡器催這是河單片捷多處料理器借和多每線程猜的結(jié)績合體耳，也股是未港來的忠處理賄科體蠶系結(jié)妨構(gòu)的評一個慮可能胖的發(fā)磁展趨麥勢。真現(xiàn)在啞也有滾叫c圈lu撓st分er進(jìn)ed偷S攜MT蟻pr椒oc厘es尼so賭r也晉屬于土這種殃類型弄。其拆結(jié)構(gòu)監(jiān)特點(diǎn)浪是一蔽個片調(diào)上有酬多個理處理救器，嫂同時威每個疼處理舟器內(nèi)岸部支悟持多蒜個線煤程，罵所以戰(zhàn)說是注單片吸多處塌理器漏和多搬線程貧的結(jié)娛合體最。財單獨(dú)獄采用心片上南多處犬理器撕的優(yōu)歪點(diǎn)是鎮(zhèn)，能舟夠把惹許多寧時間刊關(guān)鍵翠的資紛源分蒙布到評不同瞧的處刊理器漢上，爛故能條夠使見邏輯器稍微會簡單估，也缺能夠撤提高魄時鐘舟頻率缸；其僑缺點(diǎn)緒是不衡同處敵理器壯之間舉通信蹦延遲灣很大姜。單淹獨(dú)采梯用Ｓ高ＭＴ梢／Ｍ港Ｔ能擊夠增蓋加指帥令發(fā)易射寬占度，豐消除駕掉許蘇多延蟲遲；消其缺沾點(diǎn)是駕必然勾增加欠單個憂處理險器上著的時伏間關(guān)頓鍵的禁資源氧的競傘爭，帽如寄王存器調(diào)堆和漂重命責(zé)名機(jī)宗制，啟同時吹這種問競爭描必然殘會要太求利折用出誦復(fù)雜份的邏癥輯。嘆但繩是可齒以看鞠到上饅述兩葵種結(jié)留構(gòu)具屬有明虹顯的驅(qū)互補(bǔ)嗚性，奧所以蹲說，置多處表理器價多線幕程是忘一個溝發(fā)展步方向瓣。但偽必須森指出辜的是貢，這占種體紹系結(jié)長構(gòu)最島大的剃瓶頸易就是覺隨著使處理推速度手提高摧，對元共享臨資源茫的競儀爭將伶更加朗激烈立。法各段專均取位周期華法：

兼

撒

秧

雙

幫

奉流水掠線各擋段執(zhí)仔行時都間最功長的步那段診為整逃個流嘉水線顆的瓶擇頸，宇一般晃地，因?qū)⑵潆p執(zhí)行增時間莖稱為制流水級線的脈周期藏。

瓶

污

紡

蘋

產(chǎn)

道若在桌計算終n個手任務(wù)姨地執(zhí)棄行時家間時妹，將嘴各個土子功招能段早的實(shí)膝際執(zhí)撥行時毛間限袋制為丹周期伙時間羅，則商稱為纖各段令均取嬸周期甲法。

繳

殺

碼

匆

粗該害方法指中，話計算償公式瓦為:

栽

柜

把

箱

叫

菜

穩(wěn)

鑄

時

舒

尤T攏總=派(n誦+k賊-1領(lǐng))×附周期貍

餡

丹其批中，育k為膏總段悟數(shù)，三n為離任務(wù)醒總數(shù)樣。

材各疊赤加段腔取最國大值研法：儉

跳

畜

挑

昆

最該方令法中廈，計襯算公科式為萄:

望

戴

鋒

抹

堆T顛總=跳t1鄰+m斯ax決{t洞1,指t2辨}+諒ma拔x{罩t1惑,t銀2,殼t3竟}+饒…+趁ma改x{雨t1酬,t沉2,戚…,充tk溪-1逃}

杜

液

屬

境

坡

揀

疤

頸

尿+南ma震x{杰t1圾,t琴2,遍…t剪k}腐×[光n-濃(k檢-1晃)]叉+m偽ax喪{t峰2,打t3忌,…擇,t占k}壁

姑

普

鉗

漠

撕

憑

江

摔

等

搬+m挽ax朋{t毫3,脹t4卡,…刑,t渣k}唉+…剝+m嫩ax猶{t共k-夕1,胞tk淺}+冰tk扣

屯

饞

畢

負(fù)

匆吊其中切，k窗為總匹段數(shù)相，n踩為任物務(wù)總怨數(shù)。

掀最省馳時法肝：

墾

纖

小

孫該弟方法委中，細(xì)計算巡公式畏為:孟

塊

已

鄰

蓬

未T總搖=t玩1+傻t2齡+…動+t田k+炎ma辜x{飼t1膜,t屑2,挖t3陡,.升..甲,t樂k}行×(沒n-夜1)鑒

捆

伶

矩

億

粱其撒中，殼k為挨總段遣數(shù)，覺n為箱任務(wù)蝕總數(shù)貴。

乞采取壤哪種甚方法缺？

緣

科

扇

該

葬當(dāng)坐各段控執(zhí)行評時間條不一質(zhì)樣時駕，上為述3陸種方替法才衡存在椅區(qū)別松。若石各段肆執(zhí)行綿時間貸一樣假，三秩者無滲區(qū)別腔。第壘2，宴3種筍方式顏依各售段時貌間取背值不頁一樣刻而可裹能存返在區(qū)齊別。今問題告一、洗現(xiàn)采傻用四氏級流序水線命結(jié)構(gòu)候分別蕉完成站一條例指令政的取竟指、非指令察譯碼訓(xùn)和取災(zāi)數(shù)、殃運(yùn)算裝以及疤送回血運(yùn)算葉結(jié)果價四個胖基本勁操作鑄，每探步操證作時惜間依經(jīng)次為桌60少ns絕，1眼00圓ns慚，5陜0n震s和鄭70貍ns眾。該傻流水售線的游操作葡周期崇應(yīng)為塘_A剃_n紫s。尺若有主一小拳段程背序需哄要用伍20酒條基大本指鎮(zhèn)令完窗成（巷這些誓指令眉完全勝適合誼于流界水線剛上執(zhí)年行）烈，則錯得到麻第一似條指變令結(jié)奴果需評_B翻_n抵s，減完成后該段戰(zhàn)程序嗎需_我C_眠ns強(qiáng)。

每供選漢擇的滅答案燈：

笨A：靈骨①哈50礎(chǔ)轟②蝕70籮仿③壇10茫0士④郵28蒙0

遼B臣：癥①青10馳0售②浩20宇0相③夾28鈔0陡④宇40德0

愉C移：偶①鞏14螞00盲門②眼20及00委咽③曉23濕00撤閉④朝26齡00消

鄉(xiāng)答案構(gòu)：A拋.3封B驕.4籃C蒼.3姨

桐問題猜二、大若流順?biāo)€搏把一厲條指播令分頃為取歇指、態(tài)分析鞭和執(zhí)拘行三浮個部希分，陰且三蘋部分栽的時階間分牢別是駝t取飯指=醫(yī)2n遭s，威t分席析=臥2n徒s，奪t執(zhí)紋行=甜1n以s，嶄則1挖00頁條指襪令全擾部執(zhí)見行完莫畢需捕__擱__止ns議。

州A、包16盯3食B、警18旅3啞C洪、1肉92俯D掘、2娘03基

聽答案察D

片以上業(yè)兩題居計算屢方法糖存在枯著沖以突：墊

極問題尊一、烘第一撇條指屑令結(jié)想果所停需時儲間=辯10訊0*僻4=鈔40幕0

鬼則相銀應(yīng)的綠完成點(diǎn)該段矛程序超所需攪時間劍=1縮00畝*4森+1熱00愁*1源9=遲23股00宿

尖問題右二、屑第一鎮(zhèn)條指淹令結(jié)墳果所彈需時奴間=夏2+層2+算1=共5

留則相醉應(yīng)的是完成裝該段饞程序寨所需征時間稍=2黨+2鞏+1炸+9減9*淺2=籃20勻3誓

機(jī)

炭

瞎

宵

吉

潛

利

銳

拔

家

竭

鑄

燭

盤

離水陪線指岔令、炎重疊勾控制裙、先修行控純制、袍同步氏時間經(jīng)、操撇作周蕩期毅

半

午

授

食

括

遺

途

誠

備

缺

崇

日

障

器

話

謎

泄

抗現(xiàn)在棉采用巖4級勁線流染水線掌結(jié)構(gòu)浮分別食完成沫一條撞指令口的取寧指、壩指令野譯碼她和取化數(shù)、叮運(yùn)算副以及尋送回桌運(yùn)算示結(jié)果菌4個籌基本匙操作奸，每銳步操勾作時肥間依古次為勤60倡ns拾、1勢00倘ns奧、5花0n縣s和樹70婚ns軍。若涼有一鮮小段產(chǎn)程序杜需要多用2繁0條柔基本只指令悶完成情（這販些指跡令完少全適亭合流澤水線什上執(zhí)夕行）賊，則趨得到