集成電路設(shè)計(jì)基礎(chǔ)

集成電路設(shè)計(jì)基礎(chǔ)第一頁，共五十一頁，編輯于2023年，星期五2表2.1集成電路制造所應(yīng)用到的材料分類10-22~10-14

S·cm-1SiO2、SiON、Si3N4等絕緣體10-9~10-2S·cm-1硅、鍺、砷化鎵、磷化銦等半導(dǎo)體105S·cm-1鋁、金、鎢、銅等導(dǎo)體電導(dǎo)率材料分類2.1了解集成電路材料第二頁，共五十一頁，編輯于2023年，星期五3半導(dǎo)體材料在集成電路的制造中起著根本性的作用摻入雜質(zhì)可改變電導(dǎo)率/熱敏效應(yīng)/光電效應(yīng)表2.2半導(dǎo)體材料的重要物理特性硅，砷化鎵和磷化銦是最基本的三種半導(dǎo)體材料第三頁，共五十一頁，編輯于2023年，星期五42.1.1硅(Si)基于硅的多種工藝技術(shù)：雙極型晶體管（BJT）結(jié)型場效應(yīng)管（J-FET）P型、N型MOS場效應(yīng)管雙極CMOS（BiCMOS）價(jià)格低廉，占領(lǐng)了90％的IC市場第四頁，共五十一頁，編輯于2023年，星期五52.1.2砷化鎵(GaAs)能工作在超高速超高頻，其原因在于這些材料具有更高的載流子遷移率，和近乎半絕緣的電阻率GaAs的優(yōu)點(diǎn):fT可達(dá)150GHz/可制作發(fā)光器件/工作在更高的溫度/更好的抗輻射性能GaAsIC的三種有源器件:MESFET,HEMT和HBT第五頁，共五十一頁，編輯于2023年，星期五62.1.3 磷化銦(InP)能工作在超高速超高頻三種有源器件:MESFET,HEMT和HBT廣泛應(yīng)用于光纖通信系統(tǒng)中

覆蓋了玻璃光纖的最小色散（1.3um）和最小衰減（1.55um）的兩個(gè)窗口第六頁，共五十一頁，編輯于2023年，星期五72.1.4絕緣材料SiO2、SiON和Si3N4是IC系統(tǒng)中常用的幾種絕緣材料功能包括：充當(dāng)離子注入及熱擴(kuò)散的掩膜器件表面的鈍化層電隔離第七頁，共五十一頁，編輯于2023年，星期五8金屬材料有三個(gè)功能：1.形成器件本身的接觸線2.形成器件間的互連線3.形成焊盤2.1.5金屬材料第八頁，共五十一頁，編輯于2023年，星期五9半導(dǎo)體表面制作了金屬層后，根據(jù)金屬的種類及半導(dǎo)體摻雜濃度的不同，可形成

肖特基型接觸或歐姆接觸如果摻雜濃度較低，金屬和半導(dǎo)體結(jié)合面形成肖特基型接觸，構(gòu)成肖特基二極管。如果摻雜濃度足夠高，以致于隧道效應(yīng)可以抵消勢壘的影響，那么就形成了歐姆接觸(雙向低歐姆電阻值)。器件互連材料包括

金屬，合金，多晶硅，金屬硅化物第九頁，共五十一頁，編輯于2023年，星期五10IC制造用金屬材料鋁，鉻，鈦，鉬，鉈，鎢等純金屬和合金薄層在VLSI制造中起著重要作用。這是由于這些金屬及合金有著獨(dú)特的屬性。如對Si及絕緣材料有良好的附著力，高導(dǎo)電率，可塑性，容易制造，并容易與外部連線相連。純金屬薄層用于制作與工作區(qū)的連線，器件間的互聯(lián)線，柵及電容、電感、傳輸線的電極等。第十頁，共五十一頁，編輯于2023年，星期五11鋁（Al）在Si基VLSI技術(shù)中，由于Al幾乎可滿足金屬連接的所有要求，被廣泛用于制作歐姆接觸及導(dǎo)線。隨著器件尺寸的日益減小，金屬化區(qū)域的寬度也越來越小，故連線電阻越來越高，其RC常數(shù)是限制電路速度的重要因素。要減小連線電阻，采用低電阻率的金屬或合金是一個(gè)值得優(yōu)先考慮的方法。第十一頁，共五十一頁，編輯于2023年，星期五12鋁合金在純金屬不能滿足一些重要的電學(xué)參數(shù)、達(dá)不到可靠度的情況下，IC金屬化工藝中采用合金。硅鋁、鋁銅、鋁硅銅等合金已用于減小峰值、增大電子遷移率、增強(qiáng)擴(kuò)散屏蔽，改進(jìn)附著特性等。或用于形成特定的肖特基勢壘。例如,稍微在Al中多加1wt%的Si即可使Al導(dǎo)線上的缺陷減至最少，而在Al中加入少量Cu，則可使電子遷移率提高101000倍；通過金屬之間或與Si的互相摻雜可以增強(qiáng)熱穩(wěn)定性。第十二頁，共五十一頁，編輯于2023年，星期五13銅(Cu)因?yàn)殂~的電阻率為1.7cm,比鋁3.1cm的電阻率低,今后,以銅代鋁將成為半導(dǎo)體技術(shù)發(fā)展的趨勢.IBM公司最早推出銅布線的CMOS工藝,實(shí)現(xiàn)了400MHzPowerPC芯片.0.18m的CMOS工藝中幾乎都引入了銅連線工藝.第十三頁，共五十一頁，編輯于2023年，星期五14金與金合金由于GaAs與III/V器件及IC被應(yīng)用于對速度與可靠性要求很高的行業(yè)，如電腦、通訊、軍事、航空等。故對形成金屬層所使用的金屬有一定的限制。而GaAs、InP襯底的半絕緣性質(zhì)及化學(xué)計(jì)量法是挑選金屬時(shí)的附加考慮因素。由于離子注入技術(shù)的最大摻雜濃度為3·1018cm-3，故不能用金屬與高摻雜的半導(dǎo)體（>3·1019cm-3）形成歐姆接觸（受到最大摻雜濃度的限制）。這個(gè)限制促使人們在GaAs及InP芯片中采用合金（摻雜濃度低）作為接觸和連接材料。在制作N型GaAs歐姆接觸時(shí)采用金與鍺(合金)形成的低共熔混合物。所以第一第二層金屬必須和金鍺歐姆接觸相容，因此有許多金合金系統(tǒng)得到應(yīng)用。第十四頁，共五十一頁，編輯于2023年，星期五15金與金合金(續(xù))基于金的金屬化工藝和半絕緣襯底及多層布線系統(tǒng)的組合有一個(gè)優(yōu)點(diǎn)，即芯片上傳輸線和電感有更高的Q值。在大部分GaAsIC工藝中有一個(gè)標(biāo)準(zhǔn)的工序：即把第一層金屬布線與形成肖特基勢壘與柵極形成結(jié)合起來。（MESFET)第十五頁，共五十一頁，編輯于2023年，星期五16兩層與多層金屬布線VLSI至少采用兩層金屬布線。第一層金屬主要用于器件各個(gè)極的接觸點(diǎn)及器件間的部分連線，這層金屬通常較薄，較窄，間距較小。第二層主要用于器件間及器件與焊盤間的互聯(lián)，并形成傳輸線。寄生電容大部分由兩層金屬及其間的隔離層形成。多數(shù)VLSI工藝中使用3層以上的金屬。最上面一層通常用于供電及形成牢固的接地。其它較高的幾層用于提高密度及方便自動(dòng)化布線。第十六頁，共五十一頁，編輯于2023年，星期五170.35umCMOS工藝的多層互聯(lián)線第十七頁，共五十一頁，編輯于2023年，星期五18IC設(shè)計(jì)與金屬布線多數(shù)情況下，IC特別是VLSI版圖設(shè)計(jì)者的基本任務(wù)是完成金屬布線。因?yàn)榛酒骷渌鲗拥陌鎴D通常已經(jīng)事先做好，存放在元件庫中。門陣列電路中，單元電路內(nèi)的布線也已經(jīng)完成。對于電路設(shè)計(jì)者而言，布線的技巧包含合理使用金屬層，減少寄生電容或在可能的情況下合理利用寄生電容等。第十八頁，共五十一頁，編輯于2023年，星期五192.1.6多晶硅多晶硅與單晶硅都是硅原子的集合體。多晶硅特性隨結(jié)晶度與雜質(zhì)原子而改變。非摻雜的多晶硅薄層實(shí)質(zhì)上是半絕緣的，電阻率為300W·cm。通過不同雜質(zhì)的組合，多晶硅的電阻率可被控制在500—0.005W·cm多晶硅被廣泛用于電子工業(yè)。在MOS及雙極器件中，多晶硅用制作柵極、形成源極與漏極（或雙極器件的基區(qū)與發(fā)射區(qū)）的歐姆接觸、基本連線、薄PN結(jié)的擴(kuò)散源、高值電阻等（例）。第十九頁，共五十一頁，編輯于2023年，星期五20多晶硅的制造技術(shù)多晶硅層可用濺射法，蒸發(fā)或CVD法(一種外延生長技術(shù)）沉淀。多晶硅可用擴(kuò)散法、注入法摻雜，也可在沉淀多晶硅的同時(shí)通入雜質(zhì)氣體（In-Situ法）來摻雜。擴(kuò)散法形成的雜質(zhì)濃度很高（>=1021cm-3），故電阻率很小。注入法的雜質(zhì)濃度為1020cm-3，電阻率約是它的10倍。而In-Situ法的濃度為1020---1021cm-3。三種摻雜工藝中，后兩種由于可在較低的工藝溫度下進(jìn)行而在VLSI工藝中被優(yōu)先采用。第二十頁，共五十一頁，編輯于2023年，星期五212.1.7 材料系統(tǒng)材料系統(tǒng)指的是在由一些基本材料，如Si,GaAs或InP制成的襯底上或襯底內(nèi)，用其它物質(zhì)再生成一層或幾層材料。材料系統(tǒng)與摻雜過的材料之間的區(qū)別:在摻雜材料中,摻雜原子很少在材料系統(tǒng)中,外來原子的比率較高第二十一頁，共五十一頁，編輯于2023年，星期五22半導(dǎo)體材料系統(tǒng)半導(dǎo)體材料系統(tǒng)是指不同質(zhì)（異質(zhì)）的幾種半導(dǎo)體(GaAs與AlGaAs,InP與InGaAs和Si與SiGe等)組成的層結(jié)構(gòu)。應(yīng)用:制作異質(zhì)結(jié)雙極性晶體管HBT。制作高電子遷移率晶體管HEMT。制作高性能的LED及LD。第二十二頁，共五十一頁，編輯于2023年，星期五23半導(dǎo)體/絕緣體材料系統(tǒng)半導(dǎo)體/絕緣體材料系統(tǒng)是半導(dǎo)體與絕緣體相結(jié)合的材料系統(tǒng)。其典型代表是絕緣體上硅(SOI:SiliconOnInsulator)。注入氧隔離（SIMOX）和晶片粘接兩種SOI制造技術(shù)（P.21）SOI:由于在器件的有源層和襯底之間的隔離層厚，電極與襯底之間的寄生電容大大的減少。器件的速度更快，功率更低。第二十三頁，共五十一頁，編輯于2023年，星期五242.1了解集成電路材料2.2半導(dǎo)體基礎(chǔ)知識(shí)

2.3PN結(jié)與結(jié)型二極管2.4雙極型晶體管基本結(jié)構(gòu)與工作原理2.5MOS晶體管基本結(jié)構(gòu)與工作原理第二十四頁，共五十一頁，編輯于2023年，星期五252.2.1半導(dǎo)體的晶體結(jié)構(gòu)固體材料分為兩類：晶體和非晶體。從外觀看晶體有一定的幾何外形，非晶體沒有一定的形狀。用來制作集成電路的硅、鍺等都是晶體，而玻璃、橡膠等都是非晶體。第二十五頁，共五十一頁，編輯于2023年，星期五262.2.2本征半導(dǎo)體與雜質(zhì)半導(dǎo)體本征半導(dǎo)體是一種完全純凈的、結(jié)構(gòu)完整的半導(dǎo)體晶體。但是，當(dāng)半導(dǎo)體的溫度升高（例如室溫300K）或受到光照等外界因素的影響時(shí)，本征激發(fā)所產(chǎn)生的自由電子和空穴數(shù)目是相同的。在外加電場作用下，電子和空穴的運(yùn)動(dòng)方向相反，但由于電子和空穴所帶電荷相反，因而形成的電流是相加的，即順著電場方向形成電子和空穴兩種漂移電流。第二十六頁，共五十一頁，編輯于2023年，星期五27雜質(zhì)半導(dǎo)體根據(jù)摻入雜質(zhì)性質(zhì)的不同，雜質(zhì)半導(dǎo)體可以分為N型半導(dǎo)體和P型半導(dǎo)體。第二十七頁，共五十一頁，編輯于2023年，星期五28P型半導(dǎo)體摻入少量的3價(jià)元素，如硼、鋁或銦，有3個(gè)價(jià)電子，形成共價(jià)鍵時(shí)，缺少1個(gè)電子，產(chǎn)生1個(gè)空位?？昭槎鄶?shù)載流子，電子為少數(shù)載流子。3價(jià)雜質(zhì)的原子很容易接受價(jià)電子，稱為“受主雜質(zhì)”。第二十八頁，共五十一頁，編輯于2023年，星期五29N型半導(dǎo)體摻入少量的5價(jià)元素，如磷、砷或銻，有5個(gè)價(jià)電子，形成共價(jià)鍵時(shí)，多余1個(gè)電子。電子為多數(shù)載流子，空穴為少數(shù)載流子。在半導(dǎo)體內(nèi)產(chǎn)生多余的電子，稱為“施主雜質(zhì)”。第二十九頁，共五十一頁，編輯于2023年，星期五302.1了解集成電路材料2.2半導(dǎo)體基礎(chǔ)知識(shí)2.3PN結(jié)與結(jié)型二極管2.4雙極型晶體管基本結(jié)構(gòu)與工作原理2.5MOS晶體管基本結(jié)構(gòu)與工作原理第三十頁，共五十一頁，編輯于2023年，星期五312.3.1PN結(jié)的擴(kuò)散與漂移由于兩種半導(dǎo)體內(nèi)帶電粒子的正、負(fù)電荷相等，所以半導(dǎo)體內(nèi)呈電中性。圖2.2PN結(jié)的形成第三十一頁，共五十一頁，編輯于2023年，星期五32圖2.3平衡狀態(tài)下的PN結(jié)在耗盡區(qū)中正負(fù)離子形成了一個(gè)電場ε，其方向是從帶正電的N區(qū)指向帶負(fù)電的P區(qū)的。這個(gè)電場一方面阻止擴(kuò)散運(yùn)動(dòng)的繼續(xù)進(jìn)行，另一方面，將產(chǎn)生漂移運(yùn)動(dòng)，即進(jìn)入空間電荷區(qū)的空穴在內(nèi)建電場ε作用下向P區(qū)漂移，自由電子向N區(qū)漂移。漂移運(yùn)動(dòng)和擴(kuò)散運(yùn)動(dòng)方向相反。動(dòng)態(tài)平衡時(shí)，擴(kuò)散電流和漂移電流大小相等、方向相反，流過PN結(jié)的總電流為零。

擴(kuò)散電流漂移電流第三十二頁，共五十一頁，編輯于2023年，星期五332.3.2PN結(jié)型二極管(a)(b) (c)圖2.4PN結(jié)二極管原理性結(jié)構(gòu)(a),符號(hào)(b)與I-V特性曲線(c)第三十三頁，共五十一頁，編輯于2023年，星期五342.3.3肖特基結(jié)二極管圖2.5

金屬與半導(dǎo)體接觸金屬與摻雜半導(dǎo)體接觸形成的肖特基二極管的工作原理

基于GaAs和InP的MESFET和HEMT器件中，其金屬柵極與溝道材料之間形成的結(jié)就屬于肖特基結(jié)。因此，它們的等效電路中通常至少包含柵-源和柵-漏兩個(gè)肖特基結(jié)二極管。第三十四頁，共五十一頁，編輯于2023年，星期五352.3.4歐姆型接觸在半導(dǎo)體器件與集成電路制造過程中，半導(dǎo)體元器件引出電極與半導(dǎo)體材料的接觸也是一種金屬-半導(dǎo)體結(jié)。但是我們希望這些結(jié)具有雙向低歐姆電阻值的導(dǎo)電特性，也就是說，這些結(jié)應(yīng)當(dāng)是歐姆型接觸，或者說，這里不應(yīng)存在阻擋載流子運(yùn)動(dòng)的“結(jié)”。工程中，這種歐姆接觸通過對接觸區(qū)半導(dǎo)體的重?fù)诫s來實(shí)現(xiàn)。理論根據(jù)是：通過對半導(dǎo)體材料重?fù)诫s，使集中于半導(dǎo)體一側(cè)的結(jié)（金屬中有更大量的自由電子）變得如此之薄，以至于載流子可以容易地利用量子隧穿效應(yīng)相對自由地傳輸。第三十五頁，共五十一頁，編輯于2023年，星期五362.1了解集成電路材料2.2半導(dǎo)體基礎(chǔ)知識(shí)

2.3PN結(jié)與結(jié)型二極管2.4雙極型晶體管基本結(jié)構(gòu)與工作原理

2.5MOS晶體管基本結(jié)構(gòu)與工作原理第三十六頁，共五十一頁，編輯于2023年，星期五372.4雙極型晶體管基本結(jié)構(gòu)與工作原理由于晶體管有兩個(gè)PN結(jié)，所以它有四種不同的運(yùn)用狀態(tài)。（1）發(fā)射結(jié)正偏，集電結(jié)反偏時(shí)，為放大工作狀態(tài)；（2）發(fā)射結(jié)正偏，集電結(jié)也正偏時(shí)，為飽和工作狀態(tài)；（3）發(fā)射結(jié)反偏，集電結(jié)也反偏時(shí)，為截止工作狀態(tài)；（4）發(fā)射結(jié)反偏，集電結(jié)正偏時(shí)，為反向工作狀態(tài)。

雙極型晶體管的放大作用就用正向電流放大倍數(shù)βF來描述,βF定義為：βF

=IC/IB

第三十七頁，共五十一頁，編輯于2023年，星期五38電流放大作用發(fā)射結(jié)的注入基區(qū)中的輸運(yùn)與復(fù)合和集電區(qū)的收集

電子電流雙極型晶體管的放大作用就用正向電流放大倍數(shù)βF來描述,βF定義為：βF

=IC/IB

第三十八頁，共五十一頁，編輯于2023年，星期五392.5MOS晶體管的基本結(jié)構(gòu)與工作原理圖2.8MOS管的物理結(jié)構(gòu)與電路符號(hào)歐姆接觸第三十九頁，共五十一頁，編輯于2023年，星期五40工作原理：如果沒有任何外加偏置電壓，這時(shí)，從漏到源是兩個(gè)背對背的二極管。它們之間所能流過的電流就是二極管的反向漏電流。在柵電極下沒有導(dǎo)電溝道形成。如果把源漏和襯底接地，在柵上加一足夠高的正電壓，從靜電學(xué)的觀點(diǎn)看，這一正的柵電壓將要排斥柵下的P型襯底中的可動(dòng)的空穴電荷而吸引電子。電子在表面聚集到一定濃度時(shí)，柵下的P型層將變成N型層，即呈現(xiàn)反型。N反型層與源漏兩端的N型擴(kuò)散層連通，就形成以電子為載流子的導(dǎo)電溝道。第四十頁，共五十一頁，編輯于2023年，星期五41引起溝道區(qū)產(chǎn)生強(qiáng)表面反型的最小柵電壓，稱為閾值電壓VT。往往用離子注入技術(shù)改變溝道區(qū)的摻雜濃度，從而改變閾值電壓。閾值電壓VT第四十一頁，共五十一頁，編輯于2023年，星期五42改變閾值電壓對NMOS晶體管而言，注入P型雜質(zhì)，將使閾值電壓增加。反之，注入N型雜質(zhì)將使閾值電壓降低。如果注入劑量足夠大，可使器件溝道區(qū)反型變成N型的。這時(shí)，要在柵上加負(fù)電壓，才能減少溝道中電子濃度，或消除溝道，使器件截止。在這種情況下，閾值電壓變成負(fù)的電壓，稱其為夾斷電壓。第四十二頁，共五十一頁，編輯于2023年，星期五43根據(jù)閾值電壓不同，常把MOS器件分成增強(qiáng)型和耗盡型兩種器件。對于N溝MOS器件而言，將閾值電壓VT＞0的器件稱為增強(qiáng)型器件，閾值電壓VT＜0的器件，稱為耗盡型器件。在CMOS電路里，全部采用增強(qiáng)型的NMOS和PMOS。第四十三頁，共五十一頁，編輯于2023年，星期五44圖2.9

(a)Vgs>VT,Vds=0V(b)Vgs>VT,Vds<Vgs-VT(c)Vgs>VT,Vds>Vgs-VT溝道不再伸展到漏極，處于夾斷狀態(tài)，夾斷處的電壓降