《人工智能硬件電路設(shè)計基礎(chǔ)及應(yīng)用》讀書筆記

思維導(dǎo)圖PPT模板《人工智能硬件電路設(shè)計基礎(chǔ)及應(yīng)用》最新版讀書筆記，下載可以直接修改設(shè)計技術(shù)人工智能實例第章代碼部分讀者知識附錄方法電路設(shè)計語言基礎(chǔ)內(nèi)容簡介系統(tǒng)應(yīng)用電路內(nèi)容本書關(guān)鍵字分析思維導(dǎo)圖01內(nèi)容簡介第2部分Verilog技術(shù)第1部分VHDL技術(shù)第3部分系統(tǒng)設(shè)計目錄03020405第4部分基于人工智能的目標(biāo)檢測內(nèi)容簡介第5部分附錄目錄0706內(nèi)容摘要本書針對人工智能硬件電路設(shè)計基礎(chǔ)、著重介紹硬件電路相關(guān)的設(shè)計知識及SoC設(shè)計開發(fā)過程中數(shù)字前端知識，包括VHDL技術(shù)、Verilog技術(shù)及HLS技術(shù)。同時將開發(fā)SoC中常用的模塊作為應(yīng)用實例進(jìn)行詳細(xì)講解。VHDL技術(shù)部分詳細(xì)介紹了VHDL語言的背景知識、基本語法結(jié)構(gòu)和VHDL代碼的編寫方法。另外，該部分還加入了基礎(chǔ)電路和簡單系統(tǒng)的設(shè)計實例，以及設(shè)計共享的內(nèi)容，以便進(jìn)行代碼的分割、共享和重用。Verilog技術(shù)部分詳細(xì)介紹了與VHDL技術(shù)部分相對應(yīng)的內(nèi)容，以便讀者對照學(xué)習(xí)。在此基礎(chǔ)上，本書還給出了一些應(yīng)用實例，為讀者深入研究SoC設(shè)計開發(fā)提供了具體的系統(tǒng)電路設(shè)計和驗證結(jié)果。本書還在附錄詳細(xì)介紹了Xilinx和AlteraFPGA軟件環(huán)境下的操作步驟，以及在遠(yuǎn)程服務(wù)器環(huán)境中使用以上環(huán)境的操作步驟。同時附上書中涉及的所有代碼，方便讀者進(jìn)行復(fù)現(xiàn)和二次開發(fā)。內(nèi)容簡介第1部分VHDL技術(shù)第1章VHDL程序的結(jié)構(gòu)第2章VHDL語言規(guī)則第3章VHDL主要描述語句第4章VHDL組合邏輯電路設(shè)計第1部分VHDL技術(shù)第5章VHDL時序邏輯電路設(shè)計第7章VHDL設(shè)計實例第6章VHDL狀態(tài)機設(shè)計第1部分VHDL技術(shù)第2部分Verilog技術(shù)第8章Verilog程序結(jié)構(gòu)第9章Verilog語言規(guī)則第10章Verilog主要描述語句第11章Verilog組合邏輯電路設(shè)計第2部分Verilog技術(shù)第12章Verilog時序邏輯電路設(shè)計第14章Verilog設(shè)計實例第13章Verilog狀態(tài)機設(shè)計第2部分Verilog技術(shù)第3部分系統(tǒng)設(shè)計第15章HLS高層次綜合第17章RISC-V架構(gòu)處理器設(shè)計第16章MIPS架構(gòu)處理器設(shè)計第3部分系統(tǒng)設(shè)計第4部分基于人工智能的目標(biāo)檢測第5部分附錄附錄A在ISE設(shè)計組件下編寫VHDL項...附錄B在Quartus設(shè)計組件下編寫V...附錄C