硬件工程師筆試題

硬件工程師筆試題1/2同步電路和異步電路的區(qū)別是什么？同步邏輯是時鐘之間有固定的因果關(guān)系。異步邏輯是各時鐘之間沒有固定的因果關(guān)系。電路設(shè)計可分類為同步電路和異步電路設(shè)計。同步電路利用時鐘脈沖使其子系統(tǒng)同步運作，而異步電路不使用時鐘脈沖做同步，其子系統(tǒng)是使用特殊的“開始”和“完成”信號使之同步。異步電路具有下列優(yōu)點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模塊性、可組合和可復(fù)用性整個設(shè)計中只有一個全局時鐘成為同步邏輯。只有時鐘脈沖同時到達各記憶元件的時鐘端，才能發(fā)生預(yù)期改變。多時鐘系統(tǒng)邏輯設(shè)計成為異步邏輯。電路狀態(tài)改變由輸入信號引起同步邏輯是時鐘之間有固定的因果關(guān)系。異步邏輯是各時鐘之間沒有固定的因果關(guān)系。什么是"線與"邏輯，要實現(xiàn)它，在硬件特性上有什么具體要求？線與邏輯是兩個輸出信號相連可以實現(xiàn)與的功能。在硬件上，要用oc門來實現(xiàn)，由于不用oc門可能使灌電流過大，而燒壞邏輯門。同時在輸出端口應(yīng)加一個上拉電阻。什么是Setup和Holdup時間？建立時間(SetupTime)和保持時間（Holdtime）。建立時間是指在時鐘邊沿前，數(shù)據(jù)信號需要保持不變的時間。保持時間是指時鐘跳變邊沿后數(shù)據(jù)信號需要保持不變的時間（Setup/holdtime是測試芯片對輸入信號和時鐘信號之間的時間要求）5、什么是競爭與冒險現(xiàn)象？怎樣判斷？如何消除？

在組合邏輯中，由于門的輸入信號通路中經(jīng)過了不同的延時，導(dǎo)致到達該門的時間不一致

叫競爭。因此產(chǎn)生的干擾脈沖毛刺叫冒險。如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險現(xiàn)象。解決

方法：一是添加布爾式的消去項，二是在芯片外部加電容。

6、你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？

常用邏輯電平：12V，5V，3.3V；TTL和CMOS不可以直接互連，由于TTL是在0.3-3.6V之間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出端口加一上拉電阻接到5V或者12V。

TTL集成電路的主要型式為晶體管－晶體管邏輯門（transistor-transistor

logic

gate），TTL大部分都采用5V電源。

1.輸出高電平Uoh和輸出低電平Uol

Uoh≥2.4V,Uol≤0.4V

2.輸入高電平和輸入低電平

Uih≥2.0V，Uil≤0.8V

CMOS電路是電壓控制器件，輸入電阻極大，對于干擾信號十分敏感，因此不用的輸入端不應(yīng)開路，接到地或者電源上。CMOS電路的優(yōu)點是噪聲容限較寬，靜態(tài)功耗很小。1.輸出高電平Uoh和輸出低電平Uol

Uoh≈VCC，Uol≈GND

2.輸入高電平Uoh和輸入低電平Uol

Uih≥0.7VCC,Uil≤0.2VCC

OC門，即集電極開路門電路，OD門，即漏極開路門電路，必須外界上拉電阻和電源才能將開關(guān)電平作為高低電平用。否則它一般只作為開關(guān)大電壓和大電流負載，所以又叫做驅(qū)動門電路。

TTL和COMS電路比較：

1）TTL電路是電流控制器件，而CMOS電路是電壓控制器件。

2）TTL電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。COMS電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。COMS電路本身的功耗與輸入信號的脈沖頻率有關(guān)，頻率越高，芯片集越熱，這是正常現(xiàn)象。

COMS電路的鎖定效應(yīng)：

COMS電路由于輸入太大的電流，內(nèi)部的電流急劇增大，除非切斷電源，電流一直在增大。這種效應(yīng)就是鎖定效應(yīng)。當(dāng)產(chǎn)生鎖定效應(yīng)時，COMS的內(nèi)部電流能達到40mA以上，很容易燒毀芯片。硬件工程師筆試題全文共11頁，當(dāng)前為第1頁。防御措施：

1）在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規(guī)定電壓。

2）芯片的電源輸入端加去耦電路，防止VDD端出現(xiàn)瞬間的高壓。

硬件工程師筆試題全文共11頁，當(dāng)前為第1頁。

3）在VDD和外電源之間加限流電阻，即使有大的電流也不讓它進去。

4）當(dāng)系統(tǒng)由幾個電源分別供電時，開關(guān)要按下列順序：開啟時，先開啟COMS路得電

源，再開啟輸入信號和負載的電源；關(guān)閉時，先關(guān)閉輸入信號和負載的電源，再關(guān)閉COMS電路的電源。COMS電路的使用注意事項

1）COMS電路時電壓控制器件，它的輸入總抗很大，對干擾信號的捕捉能力很強。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個恒定的電平。

2）輸入端接低內(nèi)阻的信號源時，要在輸入端和信號源之間要串聯(lián)限流電阻，使輸入的電流限制在1mA之內(nèi)。

3）當(dāng)接長信號傳輸線時，在COMS電路端接匹配電阻。

4）當(dāng)輸入端接大電容時，應(yīng)該在輸入端和電容間接保護電阻。電阻值為R=V0/1mA.V0是外界電容上的電壓。

5）COMS的輸入電流超過1mA，就有可能燒壞COMS。

拉電流：邏輯門輸出為高電平時的負載電流。

灌電流：邏輯門輸出為低電平時的負載電流。7、如何解決亞穩(wěn)態(tài)。

亞穩(wěn)態(tài)是指觸發(fā)器無法在某個規(guī)定時間段內(nèi)達到一個可確認的狀態(tài)。當(dāng)一個觸發(fā)器進入亞穩(wěn)態(tài)時，既無法預(yù)測該單元的輸出電平，也無法預(yù)測何時輸出才能穩(wěn)定在某個正確的電平上。在這個穩(wěn)定期間，觸發(fā)器輸出一些中間級電平，或者可能處于振蕩狀態(tài)，并且這種無用的輸出電平可以沿信號通道上的各個觸發(fā)器級聯(lián)式傳播下去。解決的方法：用反應(yīng)快的觸發(fā)器，降底時鐘的頻率，改善時鐘質(zhì)量，引入同步機制。

8、邏輯方面數(shù)字電路的卡諾圖化簡，時序（同步異步差異），觸發(fā)器有幾種（區(qū)別，優(yōu)點），全加器等等。

9、化簡F(A,B,C,D)=

m(1,3,4,5,10,11,12,13,14,15)的和。10、用mos管搭出一個二輸入與非門。硬件工程師筆試題全文共11頁，當(dāng)前為第2頁。硬件工程師筆試題全文共11頁，當(dāng)前為第2頁。11、利用4選1實現(xiàn)F(x,y,z)=xz+yz'。

12、畫出NOT,NAND,NOR的符號，真值表

13、為了實現(xiàn)邏輯（A

XOR

B）OR

（C

AND

D），請選用以下邏輯中的一種，并說明為什么？

1）INV

2）AND

3）OR

4）NAND

5）NOR

6）XOR

答案：NAND

14、用與非門等設(shè)計全加法器

15、A,B,C,D,E進行投票，多數(shù)服從少數(shù)，輸出是F（也就是如果A,B,C,D,E中1的個數(shù)比0多，那么F輸出為1，否則F為0），用與非門實現(xiàn)，輸入數(shù)目沒有限制

16、用波形表示D觸發(fā)器的功能

17、用邏輯門畫出D觸發(fā)器18、D觸發(fā)器和D鎖存器的區(qū)別

觸發(fā)器對時鐘脈沖邊沿（上升或下降）敏感，在邊沿來臨時變化狀態(tài)；

鎖存器對時鐘脈沖電平（持續(xù)時間）敏感，在一持續(xù)電平期間都運作。

19、請畫出用D觸發(fā)器實現(xiàn)4倍分頻的邏輯電路

20、用D觸發(fā)器做個4進制的計數(shù)

21、用你熟悉的設(shè)計方式設(shè)計一個可預(yù)置初值的7進制循環(huán)計數(shù)器，15進制的呢？

22、RS232、RS485的區(qū)別？

RS

232是三芯線通信，信號單端方式傳送，通信距離不超12米，理論上為30米RS

485是兩芯線通信，信號采用差分方式傳送，

②邏輯電平不同；RS232“0”

電平為＋3V～＋15V，“1”

電平為－3V～－15V。RS485電平為“0”

電平為＋2V～＋6V，“1”

電平為－2V～－6V。

硬件工程師筆試題全文共11頁，當(dāng)前為第3頁。③RS223傳輸速率較低，在異步傳輸時，波特率為20Kbps，RS-485的數(shù)據(jù)最高傳輸速率為10Mbps

④RS232抗噪聲干擾性弱，RS485抗共模干能力增強，即抗噪聲干擾性好。硬件工程師筆試題全文共11頁，當(dāng)前為第3頁。21、畫出一個狀態(tài)機（自動售郵票，一次投幣1元或5角，郵票2元）。22、現(xiàn)有一用戶需要一種集成電路產(chǎn)品，要求該產(chǎn)品能夠?qū)崿F(xiàn)如下功能：y=lnx，其中，x

為4位二進制整數(shù)輸入信號。y為二進制小數(shù)輸出，要求保留兩位小數(shù)。電源電壓為3~5v假

設(shè)公司接到該項目后，交由你來負責(zé)該產(chǎn)品的設(shè)計，試討論該產(chǎn)品的設(shè)計全程

23、我們公司的產(chǎn)品是集成電路，請描述一下你對集成電路的認識，列舉一些與集成電路

相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。

24、什么是NMOS、PMOS、CMOS？什么是增強型、耗盡型？什么是PNP、NPN？他們有什么差別？

25、簡單描述一個單片機系統(tǒng)的主要組成模塊，并說明各模塊之間的數(shù)據(jù)流流向和控制流

流向。簡述單片機應(yīng)用系統(tǒng)的設(shè)計原則。

26、用8051設(shè)計一個帶一個8*16鍵盤加驅(qū)動八個數(shù)碼管（共陽）的原理圖。

27、PCI（IIC、SPI、UART）總線的含義是什么？PCI總線的主要特點是什么？PCI(Peripheral

Component

Interconnect)

外設(shè)組件互連標(biāo)準(zhǔn)，即插即用、中斷共享（總線結(jié)構(gòu)簡單、成本低、設(shè)計簡單）29、單片機上電后沒有運轉(zhuǎn)，首先要檢查什么？

首先應(yīng)該確認電源電壓是否正常,接下來就是檢查復(fù)位引腳電壓是否正常,然后再檢查晶振是否起振了30、計算機的基本組成部分及其各自的作用。

31、什么耐奎斯特定律,怎么由模擬信號轉(zhuǎn)為數(shù)字信號。

32、信號與系統(tǒng):在時域與頻域關(guān)系。

33、給出時域信號，求其直流分量。

34、拉氏變換和傅立葉變換的表達式及聯(lián)系。

硬件工程師筆試題全文共11頁，當(dāng)前為第4頁。35、請用方框圖描述一個你熟悉的實用數(shù)字信號處理系統(tǒng)，并做簡要的分析；如果沒有，也可以自己設(shè)計一個簡單的數(shù)字信號處理系統(tǒng)，并描述其功能及用途。

36、IIR，F(xiàn)IR濾波器的異同。

37、拉氏變換與Z變換公式

硬件工程師筆試題全文共11頁，當(dāng)前為第4頁。38、DSP的結(jié)構(gòu)（哈佛結(jié)構(gòu)：程序存儲器與數(shù)據(jù)存儲器分開編址）

39、那種排序方法最快?

40、寫出兩個排序算法,問哪個好？void

BubbleSort(int

*

pData,

int

Count)

{

int

iTemp;

for

(int

i=0;

i<Count;

i++)

{

for

(int

j=Count-1;

j>i;

j--)

{

if

(pData[j]<pData[j-1])

{

iTemp

=

pData[j-1];

pData[j-1]

=

pData[j];

pData[j]

=

iTemp;

}

}

}

}41、編一個簡單的求n!的程序

。

long

fact(long

n)A{A

if(n

<

1)A

{A

fact=

-

1;A

}A

else

if（n==0||n==1）fact=1;A

A

else

return

n

*

fact(n

-

1);A

}A

42、操作系統(tǒng)的功能。

43、一個農(nóng)夫發(fā)現(xiàn)圍成正方形的圍欄比長方形的節(jié)省4個木樁但是面積一樣.羊的數(shù)目和正

方形圍欄的樁子的個數(shù)一樣但是小于36，問有多少羊？數(shù)字邏輯電路分類（按功能分）：

組合邏輯電路簡稱組合電路，它由最基本的的邏輯門電路組合而成。特點是：輸出值只與當(dāng)時的輸入值有關(guān)，即輸出惟一地由當(dāng)時的輸入值決定。電路沒有記憶功能，輸出狀態(tài)隨著輸入狀態(tài)的變化而變化，類似于電阻性電路，如加法器、譯碼器、編碼器、數(shù)據(jù)選擇器等都屬于此類。

2、時序邏輯電路

硬件工程師筆試題全文共11頁，當(dāng)前為第5頁。簡稱時序電路，它是由最基本的邏輯門電路加上反饋邏輯回路（輸出到輸入）或器件組合而成的電路，與組合電路最本質(zhì)的區(qū)別在于時序電路具有記憶功能。時序電路的特點是：輸出不僅取決于當(dāng)時的輸入值，而且還與電路過去的狀態(tài)有關(guān)。它類似于含儲能元件的電感或電容的電路，如觸發(fā)器、鎖存器、計數(shù)器、移位寄存器、儲存器等電路都是時序電路的典型器件。

硬件工程師筆試題全文共11頁，當(dāng)前為第5頁。數(shù)字電路的特點：

1、同時具有算術(shù)運算和邏輯運算功能

數(shù)字電路是以二進制邏輯代數(shù)為數(shù)學(xué)基礎(chǔ)，使用二進制數(shù)字信號，既能進行算術(shù)運算又能方便地進行邏輯運算（與、或、非、判斷、比較、處理等），因此極其適合于運算、比較、存儲、傳輸、控制、決策等應(yīng)用。

2、實現(xiàn)簡單，系統(tǒng)可靠

以二進制作為基礎(chǔ)的數(shù)字邏輯電路，簡單可靠，準(zhǔn)確性高。

3、集成度高，功能實現(xiàn)容易模擬電路

1、基爾霍夫定理的內(nèi)容是什么？

基爾霍夫電流定律是一個電荷守恒定律,即在一個電路中流入一個節(jié)點的電荷與流出同一個節(jié)點的電荷相等.

基爾霍夫電壓定律是一個能量守恒定律,即在一個回路中回路電壓之和為零

2、平板電容公式(C=εS/4πkd)。

并聯(lián)RC變換成串聯(lián)RC，一個電阻與電容的串聯(lián)將其等效為電阻與電容的并聯(lián)，要求推導(dǎo)

3、

描述反饋電路的概念，列舉負反饋的影響及其應(yīng)用

答：反饋是將放大器輸出信號(電壓或電流)的一部分或全部，回授到放大器輸入端與輸入信號進行比較(相加或相減)，并用比較所得的有效輸入信號去控制輸出，這就是放大器的反饋過程。

負反饋對放大器性能有四種影響：

1)

降低放大倍數(shù)

2)提高放大倍數(shù)的穩(wěn)定性

3)減小非線性失真和噪聲

4)改變了放大器的輸入電阻Ri和輸出電阻Ro

對輸入電阻ri的影響：串聯(lián)負反饋使輸入電阻增加，并聯(lián)負反饋使輸入電阻減小。

對輸出電阻ro的影響：電壓負反饋使輸出電阻減小，電流負反饋使輸出電阻增加。4、什么是零點漂移？怎樣抑制零點漂移？

答：零點漂移，就是指放大電路的輸入端短路時，輸出端還有緩慢變化的電壓產(chǎn)生，即輸出電壓偏離原來的起始點而上下漂動。抑制零點漂移的方法一般有：采用恒溫措施；補償法（采用熱敏元件來抵消放大管的變化或采用特性相同的放大管構(gòu)成差分放大電路）；采用直流負反饋穩(wěn)定靜態(tài)工作點；在各級之間采用阻容耦合或者采用特殊設(shè)計的調(diào)制解調(diào)式直流放大器等。

5、基本放大電路種類（電壓放大器，電流放大器，互導(dǎo)放大器和互阻放大器），優(yōu)缺點，特別是廣泛采用差分結(jié)構(gòu)的原因。

答：放大電路的作用：放大電路是電子技術(shù)中廣泛使用的電路之一，其作用是將微弱的輸入信號（電壓、電流、功率）不失真地放大到負載所需要的數(shù)值。

放大電路種類：（1）電壓放大器：輸入信號很小，要求獲得不失真的較大的輸出壓，也稱小信號放大器；（2）功率放大器：輸入信號較大，要求放大器輸出足夠的功率，也稱大信號放大器。差分電路是具有這樣一種功能的電路。該電路的輸入端是兩個信號的輸入，這兩個信號的差值，為電路有效輸入

6、

給出一個差分運放，如何相位補償，并畫補償后的波特圖

硬件工程師筆試題全文共11頁，當(dāng)前為第6頁。答：一般對于兩級或者多級的運放才需要補償。一般采用密勒補償。

硬件工程師筆試題全文共11頁，當(dāng)前為第6頁。7、最基本的如三極管曲線特性8、戴維南定理

答：“一個含獨立電源、線性電阻和受控源的一端口，對外電路來說，可以用一個電壓源和電阻的串聯(lián)組合等效置換，此電壓源的電壓等于一個端口的開路電壓，電阻等于一端口的全部獨立電源置零后的輸入電阻”

9、可以起到定時作用的電路有哪些，比如單穩(wěn)態(tài)了，555定時器什么的（計數(shù)器，555定時器，單穩(wěn)態(tài)觸發(fā)器）

10、從正弦波—>方波—>鋸齒波—>方波，設(shè)計電路

RC振蕩電路產(chǎn)生正弦波―――比較電路――積分電路――脈寬調(diào)制電路

11、放大電路的頻率補償?shù)哪康氖鞘裁?，有哪些方法?/p>

一是改善放大電路的高頻特性，二是克服由于引入負反饋而可能出現(xiàn)自激振蕩現(xiàn)象，使放大器能夠穩(wěn)定工作。

頻率補償?shù)姆椒梢苑譃槌把a償和滯后補償，主要是通過接入一些阻容元件來改變放大電路的開環(huán)增益在高頻段的相頻特性，目前使用最多的就是鎖相環(huán)。

12、一般采用什么放大電路，有什么優(yōu)點，為什么？

差分放大電路，抑制零點漂移，提高整個電路的共模抑制比13、選擇運放的標(biāo)準(zhǔn)

輸入失調(diào)電壓，輸入偏置電流，輸入失調(diào)電流，溫度漂移，最大差模輸入電壓，最大共模輸入電壓，最大輸出電流，開環(huán)帶寬BW，開環(huán)放大倍數(shù)，精度與轉(zhuǎn)換速度，噪聲系數(shù)與干擾，功耗情況等

14、基本放大電路種類（電壓放大器，電流放大器，互導(dǎo)放大器和互阻放大器），優(yōu)缺點，

特別是廣泛采用差分結(jié)構(gòu)的原因）

15、畫出由運放構(gòu)成加法、減法、微分、積分運算的電路原理圖。并畫出一個晶體管級的

運放電路。

20、可編程邏輯器件在現(xiàn)代電子設(shè)計中越來越重要，請問你所知道的可編程邏輯器件

有哪些？

PAL，PLD，CPLD，F(xiàn)PGA。

21、描述一個交通信號燈的設(shè)計主觀題

1、你認為你從事研發(fā)工作有哪些特點？

2、說出你的最大弱點及改進方法。

3、說出你的理想。說出你想達到的目標(biāo)。

硬件工程師筆試題全文共11頁，當(dāng)前為第7頁。5、請談?wù)剬σ粋€系統(tǒng)設(shè)計的總體思路。針對這個思路，你覺得應(yīng)該具備哪些方面的知識？

6、設(shè)想你將設(shè)計完成一個電子電路方案。請簡述用EDA軟件（如PROTEL）進行設(shè)計（包括

原理圖和PCB圖）到調(diào)試出樣機的整個過程。在各環(huán)節(jié)應(yīng)注意哪些問題？電源的穩(wěn)定，電

容的選取，以及布局的大小。

硬件工程師筆試題全文共11頁，當(dāng)前為第7頁。

共同的注意點1.一般情況下，面試官主要根據(jù)你的簡歷提問，所以一定要對自己負責(zé)，把簡歷上的東西搞明白；

2.個別招聘針對性特別強，就招目前他們確的方向的人，這種情況下，就要投其所好，盡量介紹其所關(guān)心的東西。

3.其實技術(shù)面試并不難，但是由于很多東西都忘掉了，才覺得有些難。所以最好在面試前把該看的書看看。

4.雖然說技術(shù)面試是實力的較量與體現(xiàn)，但是不可否認，由于不用面試官/公司所專領(lǐng)域及愛好不同，也有面試也有很

大的偶然性，需要冷靜對待。不能因為被拒，就否認自己或責(zé)罵公司。

5.面試時要take

it

easy，對越是自己鐘情的公司越要這樣。1、溫度對半導(dǎo)體材料的導(dǎo)電性能有什么影響?

答：溫度對半導(dǎo)體的導(dǎo)電性能有很大影響。當(dāng)溫度升高時，半導(dǎo)體材料內(nèi)的自由電子和空穴數(shù)量迅速增加，半導(dǎo)體的導(dǎo)電性能將迅速提高。

3、什么是N型半導(dǎo)體?什么是P型半導(dǎo)體?當(dāng)兩種半導(dǎo)體制作在一起時會產(chǎn)生什么現(xiàn)象?

答：多數(shù)載流子為自由電子的半導(dǎo)體叫N型半導(dǎo)體。反之，多數(shù)載流子為空穴的半導(dǎo)體叫P型半導(dǎo)體。P型半導(dǎo)體與N型半導(dǎo)體接合后便會形成P-N結(jié)。

4、二極管主要用途有哪些？

答：整流、檢波、穩(wěn)壓等。

6、晶體管是通過什么方式來控制集電極電流的?

答：通過電流分配關(guān)系。

11、靜態(tài)工作點的確定對放大器有什么意義？

答：正確地確定靜態(tài)工作點能夠使放大器有最小的截止失真和飽和失真，同時還可以獲得最大的動態(tài)范圍，提高三極管的使用效率。

12、放大器的靜態(tài)工作點一般應(yīng)該處于三極管輸入輸出特性曲線的什么區(qū)域？

答：通常應(yīng)該處于三極管輸入輸出特性曲線的放大區(qū)中央。

14、如何評價放大電路的性能?有哪些主要指標(biāo)?

增益、輸入輸出電阻、通頻帶、失真度、信噪比。

16、放大器的通頻帶是否越寬越好？為什么？

答：不！放大器通頻帶的寬度并不是越寬越好，關(guān)鍵是應(yīng)該看放大器對所處理的信號頻率有無特別的要求！例如選頻放大器要求通頻帶就應(yīng)該很窄，而一般的音頻放大器的通頻帶則比較寬。17、放大器的輸入/輸出電阻對放大器有什么影響？

答：放大器的輸入電阻應(yīng)該越高越好，這樣可以提高輸入信號源的有效輸出，將信號源的內(nèi)阻上所消耗的有效信號降低到最小的范圍。而輸出電阻則應(yīng)該越低越好，這樣可以提高負載上的有效輸出信號比例。

19、放大器的工作點過高會引起什么樣的失真？工作點過低呢？

答：飽和失真、截止失真。

21、影響放大器的工作點的穩(wěn)定性的主要因素有哪些？

答：元器件參數(shù)的溫度漂移、電源的波動等。

22、在共發(fā)射極放大電路中一般采用什么方法穩(wěn)定工作點？

硬件工程師筆試題全文共11頁，當(dāng)前為第8頁。答：引入電流串聯(lián)式負反饋。

硬件工程師筆試題全文共11頁，當(dāng)前為第8頁。23、耦合電路的基本目的是什么？

答：讓有用的交流信號順利地在前后兩級放大器之間通過，同時在靜態(tài)方面起到良好地隔離。

27、直接耦合放大電路的特殊問題是什么?如何解決?

答：零點漂移是直接耦合放大電路最大的問題。最根本的解決方法是用差分放大器。

28、為什么放大電路以三級為最常見?

答：級數(shù)太少放大能力不足，太多又難以解決零點漂移等問題。

31、為什么要引入反饋?

答：總的說來是為了改善放大器的性能，引入正反饋是為了增強放大器對微弱信號的靈敏度或增加增益；而引入負反饋則是為了提高放大器的增益穩(wěn)定性及工作點的穩(wěn)定性、減小失真、改善輸入輸出電阻、拓寬通頻帶等等。

37、電壓跟隨器是一種什么組態(tài)的放大器？它能對輸入的電壓信號放大嗎？

答：電壓跟隨器是一種電壓串聯(lián)放大器。它不能對輸入的電壓信號放大。

38、電壓跟隨器主要用途在哪里？

答：電壓跟隨器主要用途：一般用于多級放大電路的輸入級、輸出級，也可連接兩電路，起緩沖作用。

39、電壓跟隨器的輸入輸出特性如何？

答：電壓跟隨器的輸入輸出特性：輸入電阻高，輸出電阻低。

40、一般說來功率放大器分為幾類？

答：按照晶體管在整個周期導(dǎo)通角的不同，可以分為甲類、乙類、甲乙類、丙類、丁類。按照電路結(jié)構(gòu)不同，可以分為變壓器耦合、無輸出變壓器OTL、無輸出電容OCL、橋式推挽功率放大電路BTL。

41、甲、乙類功率放大器各有什么特點？

答：甲類功率放大器的特點：晶體管在信號的整個周期內(nèi)均導(dǎo)通，功耗大，失真??；乙類功率放大器的特點：晶體管僅在信號的半個周期內(nèi)導(dǎo)通，功耗小，失真大。

42、

什么是幅頻特性？

答：幅頻特性是指放大倍數(shù)的大小（即輸入、輸出正弦電壓幅度之比）隨頻率變化的特性。

43、

什么是相頻特性？

答：相頻特性是指輸出電壓與輸入電壓的相位差（即放大電路對信號電壓的相移）隨頻率變化的特性。46、

什么是放大電路的上限截止頻率？

答：信號頻率上升到一定程度，放大倍數(shù)數(shù)值也將減小，使放大倍數(shù)數(shù)值等于0.707倍|Am|的頻率稱為上限截止頻率fH。

47、什么是放大電路的下限截止頻率？

答：信號頻率下降到一定程度，放大倍數(shù)數(shù)值也將減小，使放大倍數(shù)數(shù)值等于0.707倍|Am|的頻率稱為下限截止頻率fL。

49、放大電路頻率特性不好會產(chǎn)生什么危害

？

硬件工程師筆試題全文共11頁，當(dāng)前為第9頁。答：如果放大電路頻率特性不好，當(dāng)輸入信號為非正弦波時，會使輸出信號波形與輸入波形不同，即產(chǎn)生波形失真，這種失真稱為頻率失真。其中因為幅頻特性不好即不同頻率放大倍數(shù)的大小不同而產(chǎn)生的頻率失真，稱為幅度失真；因為相頻特性不好即相移不與頻率成正比而產(chǎn)生的頻率失真，稱為相位失真。

50、低頻放大電路的頻率特性主要受哪些因素的影響？

答：低頻放大電路的頻率特性主要受以下因素影響：

⑴放大電路的級數(shù)越多，其通頻帶越窄，頻率特性越差。

⑵在電路中引入負反饋，可以展寬通頻帶，提高頻率特性。

硬件工程師筆試題全文共11頁，當(dāng)前為第9頁。⑶耦合電容、前級放大電路輸出電阻和后級放大電路的輸入電阻對頻率特性也有影響。

51、高通電路頻率特性有什么特點？

答：高通電路在低頻段放大倍數(shù)數(shù)值下降，且產(chǎn)生超前相移。52、低通電路頻率特性有什么特點？

答：低通電路在高頻段放大倍數(shù)數(shù)值下降，且產(chǎn)生滯后相移。

53、什么是功率放大電路？

答：功率放大電路是指能輸出足夠的功率以推動負載工作的放大電路。因為它一般都位于多級放大電路的最后一級，所以又常稱為末級放大電路。

54、對功率放大電路的主要技術(shù)性能有哪些要求？

答：功率放大電路是大信號放大電路，其主要技術(shù)性能要求是：

⑴輸出功率要足夠大；

⑵轉(zhuǎn)換效率要高；

⑶三極管的功耗要??；

⑷非線性失真要小；

⑸三極管的工作要安全、可靠。

55、用什么方法分析功率放大電路？答：由于功率放大電路工作在大信號條件下，所以不宜采用小信號等效電路分析法分析，通常采用大信號模型或者圖解法進行分析，其中用得較多的是圖解法。

56、

什么是變壓器耦合功率放大電路？

答：既有輸入耦合變壓器，又有輸出耦合變壓器的功率放大電路稱為變壓器耦合功率放大電路。

57、

變壓器耦合功率放大電路有什么優(yōu)缺點？

答：