dac0832接口電路及程序設(shè)計

8.6

DAC0832接口電路及程序設(shè)計電子發(fā)燒友電子技術(shù)論壇DAC0832接口電路設(shè)計電子發(fā)燒友電子技術(shù)論壇DAC0832是采用CMOS/Si-Cr工藝實現(xiàn)的8位D/A轉(zhuǎn)換器。該芯片包含8位輸入寄存器、8位DAC寄存器、8位D/A轉(zhuǎn)換器。DAC0832中有兩級鎖存器，第一級即輸入寄存器，第二級即DAC寄存器，可以工作在雙緩沖方式下。FPGA與DAC0832接口電路原理圖電子發(fā)燒友電子技術(shù)論壇FPGA與DAC0832接口電路設(shè)計電子發(fā)燒友電子技術(shù)論壇FPGA_IO1~8

向

DAC0832

的

數(shù)

據(jù)

輸

入

口（DI0~DI7）輸送數(shù)據(jù)。FPGA_IO9提供DAC0832數(shù)據(jù)鎖存允許控制信號

ILE，高電平有效。FPGA_IO10提供DAC0832控制信號（CS：片選信號；Xfer：數(shù)據(jù)傳輸控制信號；WR1、WR2：

DAC寄存器寫選通信號），低電平有效。Iout1、Iout2、Rfb與運算放大器LM324完成電流/電壓的轉(zhuǎn)換（DAC0832屬電流輸出型）。DAC0832接口電路程序設(shè)計電子發(fā)燒友電子技術(shù)論壇DAC0832輸出控制時序圖電子發(fā)燒友電子技術(shù)論壇DAC0832時序電子發(fā)燒友電子技術(shù)論壇根據(jù)DAC0832輸出控制時序，利用接口電路圖，通過改變輸出數(shù)據(jù)設(shè)計一個鋸齒波發(fā)生器。DAC0832是8位的D/A轉(zhuǎn)換器，轉(zhuǎn)換周期為1μs。鋸齒波形數(shù)據(jù)可以由256個點構(gòu)成，每個點的數(shù)據(jù)長度為8位。又因為

FPGA的系統(tǒng)時鐘為50MHz，必須對其進(jìn)行分頻處理,這里進(jìn)行64分頻，得到的鋸齒波的頻率為762.9Hz。DAC0832接口電路輸出控制程序電子發(fā)燒友電子技術(shù)論壇DAC0832輸出控制接口電路程序符號圖電子發(fā)燒友電子技術(shù)論壇DAC0832接口電路程序--文件名：DAC0832.VHD--功能：產(chǎn)生頻率為762.9Hz的鋸齒波。--最后修改日期：2004.3.18。libraryieee;useieee.std_logic_1164.all;use

ieee.std_logic_unsigned.all;use

ieee.std_logic_arith.all;entity

DAC0832isport(clk:in

std_logic;rst:instd_logic;ile:out

std_logic;cont:out

std_logic;--系統(tǒng)時鐘--復(fù)位信號--數(shù)據(jù)鎖存允許信號--控制信號（WR1、WR2、CS、Xfer）data_out:out

std_logic_vector(7

downto

0));--波形數(shù)據(jù)輸出end

DAC0832;電子發(fā)燒友

電子技術(shù)論壇接下頁電子發(fā)燒友

電子技術(shù)論壇--計數(shù)器--波形數(shù)據(jù)architecturebehav

of

DAC0832

issignal

q:integer

range

0

to

63;signal

data:std_logic_vector(7

downto

0);Beginprocess(clk)--復(fù)位，對計數(shù)器q清零beginif

rst='1'

thenq<=0;elsif

clk'event

and

clk='1'

then ifq=63

then

q<=0;--此IF語句對系統(tǒng)時鐘進(jìn)行64分頻if

data="11111111"

then

data<="00000000";--此IF語句產(chǎn)生鋸齒波波形數(shù)據(jù)else

data<=data+1;end

if;else

q<=q+1;end

if;end