微機原理第十一章模數(shù)和數(shù)模轉(zhuǎn)換

微機原理第十一章模數(shù)和數(shù)模轉(zhuǎn)換第1頁，課件共66頁，創(chuàng)作于2023年2月

模擬量I/O通道的組成模擬接口電路的任務(wù)模擬電路的任務(wù)0010110110101100工業(yè)生產(chǎn)過程傳感器放大濾波多路轉(zhuǎn)換&采樣保持A/D轉(zhuǎn)換放大驅(qū)動D/A轉(zhuǎn)換輸出接口微型計算機執(zhí)行機構(gòu)輸入接口物理量變換信號處理信號變換I/O接口輸入通道輸出通道第2頁，課件共66頁，創(chuàng)作于2023年2月運算放大器特點特點：開環(huán)放大倍數(shù)非常高、輸入阻抗非常大和輸出阻抗很小

VinRf

VO∑R1Rn…第3頁，課件共66頁，創(chuàng)作于2023年2月數(shù)/模轉(zhuǎn)換原理D/A轉(zhuǎn)換電路在內(nèi)部基本都是并行結(jié)構(gòu)，并行D/A轉(zhuǎn)換器的轉(zhuǎn)換速度快，只要輸入端加入數(shù)碼信號，輸出端立即有相應(yīng)的模擬電壓輸出。并行D/A轉(zhuǎn)換器的位數(shù)與輸入數(shù)碼的位數(shù)相同，對應(yīng)輸入數(shù)碼的每一位都設(shè)有信號輸入端，用以控制相應(yīng)的模擬切換開關(guān)實現(xiàn)數(shù)/模（D/A）轉(zhuǎn)換的方法比較多，常用的有兩種權(quán)電阻D/A：電路由權(quán)電阻、位切換開關(guān)、反饋電阻和運算放大器組成選用不同的權(quán)電阻網(wǎng)絡(luò)，就可以得到不同編碼的D/A轉(zhuǎn)換器輸入數(shù)碼xp=a12-1+a22-2+…+ai2-i+…+an2-n，則：Uo=UNxp=UN(a12-1+a22-2+…+an2-n)=UN∑ai2-iui=1第4頁，課件共66頁，創(chuàng)作于2023年2月每個支路由一個開關(guān)Si控制，Si=1表示Si合上，Si=0表示Si斷開，Vref為基準(zhǔn)電壓2R4R8R16R32R64R128R256RVrefRf

VOS1S2S3S4S5S6S7S8第5頁，課件共66頁，創(chuàng)作于2023年2月R-2RT型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器實際應(yīng)用的D/A轉(zhuǎn)換器，普遍采用R-2RT型電阻網(wǎng)絡(luò)電路由串聯(lián)分路開關(guān)、R-2R電阻網(wǎng)絡(luò)、運算放大器和一個反饋電阻Rf組成。采用分流原理，實現(xiàn)對輸入數(shù)字量的轉(zhuǎn)換第6頁，課件共66頁，創(chuàng)作于2023年2月無論從哪個R-2R的節(jié)點向上或向下看，等效電阻都是R，等效輸入電阻都是3R若反饋電阻Rf＝3R，則輸出電壓UO：UO=－U0Rf/Ri=－2/3UNxp×3R/2R=－Unxp式中的輸入取值xp為0或1：取0時開關(guān)與地相連，該位無電流輸入；取1時開關(guān)與參考電壓VR接通，該位有電流輸入xp為全1，運算放大器輸出為－(1－1/2K)UNxp為全0，則運算放大器輸出為0D/A轉(zhuǎn)換器的輸出在0~(1－1/2K)UN之間第7頁，課件共66頁，創(chuàng)作于2023年2月D/A轉(zhuǎn)換器的輸出D/A轉(zhuǎn)換的結(jié)果與輸入二進(jìn)制碼成比例的電流，稱為電流DACD/A轉(zhuǎn)換的結(jié)果與輸入二進(jìn)制碼成比例的電壓，稱為電壓DAC常用的D/A轉(zhuǎn)換芯片大多屬于電流DAC，在實際應(yīng)用中，一般需要電壓輸出，需要把電流轉(zhuǎn)換為電壓輸出轉(zhuǎn)換一般采用運算放大器，輸出可以是單極性電壓或雙極性電壓單極性電壓輸出的電壓正負(fù)值由參考電壓極性而定雙極性電壓輸出是在單極性電壓輸出后再加一級運算放大器第8頁，課件共66頁，創(chuàng)作于2023年2月單極性輸出第9頁，課件共66頁，創(chuàng)作于2023年2月雙極性輸出第10頁，課件共66頁，創(chuàng)作于2023年2月D/A轉(zhuǎn)換器的主要參數(shù)線性誤差：理想轉(zhuǎn)換特性是線性的，實際特性總有一定的非線性，用在滿刻度范圍內(nèi)偏離理想特性的最大值表示線性誤差非線性誤差：D/A轉(zhuǎn)換器的非線性誤差定義為實際轉(zhuǎn)換特性曲線與理想特性曲線之間的最大偏差，并以該偏差相對于滿量程的百分?jǐn)?shù)度量。在轉(zhuǎn)換器電路設(shè)計中，一般要求非線性誤差不大于±1/2LSB線性誤差和非線性誤差用兩個方法表示誤差的大小在實際使用中，一般用輸入數(shù)字量的位數(shù)來表示分辨率大小。例：8位D/A轉(zhuǎn)換器，12位D/A轉(zhuǎn)換器等分辨率取決于D/A轉(zhuǎn)換器的位數(shù)分辨率：反映D/A轉(zhuǎn)換器對模擬量的分辨能力，是最小輸出電壓與最大輸出電壓之比N位轉(zhuǎn)換器，其分辨率為滿量程電壓/2N第11頁，課件共66頁，創(chuàng)作于2023年2月相對精度：當(dāng)滿量程值校準(zhǔn)后，輸入的任何數(shù)字量所對應(yīng)的模擬輸出值與理論值的誤差絕對精度：在輸入端加入給定數(shù)字量時，在輸出端實測的模擬量與理論值之間的偏差D/A轉(zhuǎn)換器的轉(zhuǎn)換精度與D/A轉(zhuǎn)換器芯片和外接電路有關(guān)。外接運算放大器，外接參考電源，都會影響D/A轉(zhuǎn)換器的精度在D/A轉(zhuǎn)換過程中，影響轉(zhuǎn)換精度的主要因素有失調(diào)誤差、增益誤差、非線性誤差和微分非線性誤差如果不考慮其他D/A轉(zhuǎn)換誤差時，D/A的轉(zhuǎn)換精度就是分辨率的大小建立時間：數(shù)字量輸入到穩(wěn)定輸出的時間第12頁，課件共66頁，創(chuàng)作于2023年2月內(nèi)部無數(shù)據(jù)輸入寄存器的D/A芯片的接口第13頁，課件共66頁，創(chuàng)作于2023年2月D/A轉(zhuǎn)換器的位數(shù)超過系統(tǒng)總線長度的接口

第14頁，課件共66頁，創(chuàng)作于2023年2月D/A轉(zhuǎn)換器用兩級數(shù)據(jù)緩沖器的接口

內(nèi)部有數(shù)據(jù)輸入寄存器的D/A芯片的是將D/A芯片直接和數(shù)據(jù)總線相連

第15頁，課件共66頁，創(chuàng)作于2023年2月DAC0832是美國數(shù)據(jù)公司的8位雙緩沖D/A轉(zhuǎn)換器，片內(nèi)有數(shù)據(jù)鎖存器，電路有極好的溫度跟隨性，使用CMOS電流開關(guān)和控制邏輯來獲得低功耗和低輸出泄漏電流誤差主要技術(shù)指標(biāo)建立時間1μs單電源+5～+15VVREF輸入端電壓±25V分辨率8位功率能耗200mW最大電源電壓VDD17V輸入與TTL電平兼容電流輸出型D/A轉(zhuǎn)換器DAC0832第16頁，課件共66頁，創(chuàng)作于2023年2月DI0~DI7：8位數(shù)據(jù)輸入端ILE：輸入鎖存允許信號，高電平有效，控制8位輸入寄存器的數(shù)據(jù)是否能被鎖存CS：片選信號，低電平有效，與ILE信號一起控制WR1信號能否起作用第17頁，課件共66頁，創(chuàng)作于2023年2月WR1：寫信號1，低電平有效，在ILE和CS有效的條件下，控制將輸入數(shù)據(jù)鎖存于輸入寄存器中WR2：寫信號2，低電平有效，在XFER有效的條件下，控制將輸入寄存器中的數(shù)字傳送到8位DAC寄存器中XFER：傳送控制信號，低電平有效，和WR2控制信號決定8位DAC寄存器是否工作8位D/A轉(zhuǎn)換器接收被8位DAC寄存器鎖存的數(shù)據(jù)，并把該數(shù)據(jù)轉(zhuǎn)換成相對應(yīng)的模擬量IOUT1：DAC電流輸出1，是邏輯電平為1的各位輸出電流之和IOUT2：DAC電流輸出2，是邏輯電平為0的各位輸出電流之和第18頁，課件共66頁，創(chuàng)作于2023年2月Rfb：制作在芯片內(nèi)的反饋電阻引腳，用作運算放大器的反饋電阻ＶREF：基準(zhǔn)電壓輸入，一般在－10Ｖ~＋10Ｖ范圍內(nèi)，由外電路提供ＶCC：邏輯電源，一般在＋5Ｖ~＋15Ｖ范圍內(nèi)，＋15Ｖ為好AGND：模擬地，芯片模擬電路接地點DGND：數(shù)字地，芯片數(shù)字電路接地點DAC0832具有雙緩沖功能，即輸入數(shù)據(jù)可分別經(jīng)過兩個寄存器保存。第一個寄存器是輸入寄存器，數(shù)據(jù)輸入端可直接連接到數(shù)據(jù)總線上，第二個寄存器是DAC寄存器第19頁，課件共66頁，創(chuàng)作于2023年2月第20頁，課件共66頁，創(chuàng)作于2023年2月DAC0832的三種工作方式：雙緩沖方式、單緩沖方式和直通方式雙緩沖方式：數(shù)據(jù)通過二個寄存器鎖存后送入D/A轉(zhuǎn)換電路，執(zhí)行兩次寫操作才能完成一次D/A轉(zhuǎn)換，適用于要求同時輸出多個模擬量的場合單緩沖方式：兩個寄存器中的一個處于直通狀態(tài)，輸入數(shù)據(jù)只經(jīng)過一級緩沖送入D/A轉(zhuǎn)換器電路。只需執(zhí)行一次寫操作，即可完成D/A轉(zhuǎn)換，可以提高DAC的數(shù)據(jù)吞吐量直通方式：兩個寄存器都處于直通狀態(tài)，即ILE、CS、WR1、WR2和XFER都處于有效電平狀態(tài)，數(shù)據(jù)直接送入D/A轉(zhuǎn)換器電路進(jìn)行D/A轉(zhuǎn)換DAC0832的工作方式第21頁，課件共66頁，創(chuàng)作于2023年2月例：采用單緩沖方式，通過DAC0832輸出產(chǎn)生三角波，三角波最高電壓5Ｖ，最低電壓0Ｖ分析：為減少控制線條數(shù)，可使ILE一直處于高電平狀態(tài)，一級輸入寄存器鎖存，第二級直通，單極性電壓輸出產(chǎn)生三角波電壓范圍為0V~5Ｖ，對應(yīng)的輸出數(shù)據(jù)00H~FFH。三角波上升部分從00H起加1，直到FFH；三角波下降部分從FFH起減1，直到00H第22頁，課件共66頁，創(chuàng)作于2023年2月第23頁，課件共66頁，創(chuàng)作于2023年2月第24頁，課件共66頁，創(chuàng)作于2023年2月 MOV AL,00H ；設(shè)置輸出電壓值 MOV DX,XX ；DAC0832芯片地址送DXA1∶OUT DX,AL INC AL ；修改輸出數(shù)據(jù) CMP AL,0FFH JNZ A1A2∶OUT DX,AL DEC AL ；修改輸出數(shù)據(jù) CMP AL,00H JNZ A2 JMP A1第25頁，課件共66頁，創(chuàng)作于2023年2月雙極性電路輸出三角波第26頁，課件共66頁，創(chuàng)作于2023年2月S0：MOVAL，0 ；輸出三角波的上升段S2：CALL OUTPUT ；輸出三角波的下降段DEC AL ；產(chǎn)生下降段下一個值 JNZ S2 ；下降段未結(jié)束，繼續(xù)輸出 JMP S1 ；下降段結(jié)束，輸出下一個三角波輸出鋸齒波的程序段如下： MOV AL,0J1:CALL OUTPUT ；輸出當(dāng)前值 INC AL ；產(chǎn)生下一個輸出值 JMP J1第27頁，課件共66頁，創(chuàng)作于2023年2月OUTPUT PROC NEAR MOV DX,PORT0 ；DAC0832端口地址 OUT DX,AL INC DX OUT DX,AL PUSH AX MOV AX,N ；延時的時間常數(shù) WT: DEC AX JNZ WT ；延時 POP AX RET ENDP三角波、鋸齒波的周期取決于每一位的輸出時間第28頁，課件共66頁，創(chuàng)作于2023年2月A/D轉(zhuǎn)換的過程要經(jīng)過：采樣→保持→量化→編碼四個階段A/D轉(zhuǎn)換器是將模擬量轉(zhuǎn)變?yōu)閿?shù)字量采樣：將一個時間上連續(xù)變化的模擬量轉(zhuǎn)換為時間上斷續(xù)變化的(離散的)模擬量。也可以定義為：把一個時間上連續(xù)變化的模擬量轉(zhuǎn)換為一個串脈沖，脈沖的幅度取決于輸入模擬量，時間上通常采用等時間間隔采樣香農(nóng)定理：采樣頻率一般要高于或至少等于輸入信號最高頻率的2倍實際應(yīng)用中，采樣頻率可以達(dá)到信號最高頻率的4～8倍對于快速變化的輸入模擬信號，在A/D轉(zhuǎn)換器前用采樣保持器，使得在轉(zhuǎn)換期間保持固定的模擬信號值A(chǔ)/D轉(zhuǎn)換第29頁，課件共66頁，創(chuàng)作于2023年2月采樣器相當(dāng)于一個受控的理想開關(guān)，s(t)=1時，開關(guān)閉合，fs(t)=f(t)；s(t)=0時開關(guān)斷開，fs(t)=0。fs(t)=f(t)·s(t)在s(t)=1期間，輸出跟蹤輸入變化，相當(dāng)于輸出把輸入的“樣品”采下來了，采樣電路也叫跟蹤電路第30頁，課件共66頁，創(chuàng)作于2023年2月第31頁，課件共66頁，創(chuàng)作于2023年2月保持：將采樣得到的模擬量值保持下來，即是說，s(t)=0期間，使輸出等于采樣控制脈沖存在的最后瞬間的采樣值，保持發(fā)生在s(t)=0期間第32頁，課件共66頁，創(chuàng)作于2023年2月量化：把采樣值取整為最小單位的整數(shù)倍，這個最小單位稱為量化單位Δ，它等于輸入信號的最大范圍/數(shù)字量的最大范圍，對應(yīng)于數(shù)字量1量化的方法通常有兩種：只舍不入法和四舍五入法量化誤差：量化而產(chǎn)生的誤差，直接影響轉(zhuǎn)換器的轉(zhuǎn)換精度。量化誤差是由于量化電平的有限性造成的，是原理性誤差，只能減小，無法消除編碼就是把已經(jīng)量化的模擬數(shù)值(它一定是量化電平的整數(shù)倍)用二進(jìn)制數(shù)碼、BCD碼或其他碼來表示第33頁，課件共66頁，創(chuàng)作于2023年2月雙積分法的A/D轉(zhuǎn)換器由電子開關(guān)、積分器、比較器和控制邏輯等部件組成基本原理是將輸入電壓變換成與其平均值成正比的時間間隔，再把此時間間隔轉(zhuǎn)換成數(shù)字量，屬于間接轉(zhuǎn)換，雙積分法A/D轉(zhuǎn)換器也叫做T-V型A/D轉(zhuǎn)換器雙積分A/D轉(zhuǎn)換器第34頁，課件共66頁，創(chuàng)作于2023年2月轉(zhuǎn)換過程：將待轉(zhuǎn)換的模擬量Ｖi輸入到積分器，積分器從零開始進(jìn)行固定時間Ｔ的正向積分，時間到后；開關(guān)將與Ｖi極性相反的基準(zhǔn)電壓ＶＲef輸入到積分器，進(jìn)行反相積分，直到輸出為0V時停止積分Vi/VRef=T1/T2計數(shù)器在反相積分時間內(nèi)所計的數(shù)值，就是輸入模擬電壓Ｖi所對應(yīng)的數(shù)字量雙積分型A/D轉(zhuǎn)換是測量輸入電壓Vi在T2時間內(nèi)的平均值，對常態(tài)干擾（串模干擾）有很強的抑制作用，尤其對正負(fù)波形對稱的干擾信號，抑制效果更好雙積分型的A/D轉(zhuǎn)換器電路簡單、抗干擾能力強、精度高，但要經(jīng)歷正、反兩次積分，轉(zhuǎn)換速度較慢，通常為毫秒級一般用于低頻信號的測量第35頁，課件共66頁，創(chuàng)作于2023年2月逐次逼近式A/D轉(zhuǎn)換逐次逼近法的A/D轉(zhuǎn)換器是由一個比較器、D/A轉(zhuǎn)換器、緩沖寄存器及控制邏輯電路組成第36頁，課件共66頁，創(chuàng)作于2023年2月轉(zhuǎn)換過程：初始化時將逼近寄存器清零；轉(zhuǎn)換開始時，先將逐次逼近寄存器最高位置1，送入D/A轉(zhuǎn)換器，經(jīng)D/A轉(zhuǎn)換后生成的模擬量送入比較器，稱為Ｖo，與送入比較器的待轉(zhuǎn)換的模擬量Ｖi進(jìn)行比較，若Ｖo<Ｖi，該位1被保留，否則被清除然后再置逐次逼近寄存器次高位為1，將寄存器中新的數(shù)字量送D/A轉(zhuǎn)換器，輸出的Ｖo再與Ｖi比較，若Ｖo<Ｖi，該位1被保留，否則被清除重復(fù)此過程，直至逼近寄存器最低位轉(zhuǎn)換結(jié)束后，將逐次逼近寄存器中的數(shù)字量送入緩沖寄存器，得到數(shù)字量的輸出逐次逼近式的A/D轉(zhuǎn)換器的主要特點：轉(zhuǎn)換速度較快，轉(zhuǎn)換時間固定，分辨率可達(dá)18位，適用于高精度、高頻信號，抗干擾能力較雙積分型弱，需要采取適當(dāng)?shù)臑V波措施第37頁，課件共66頁，創(chuàng)作于2023年2月A/D轉(zhuǎn)換器的主要參數(shù)分辨率：A/D轉(zhuǎn)換器能分辨的最小模擬輸入量。通常用能轉(zhuǎn)換成的數(shù)字量的位數(shù)來表示，位數(shù)越高，分辨率越高。分辨率與精度是兩個不同的概念，分辨率很高，可能由于溫度漂移、線性度等原因，使其精度不夠高轉(zhuǎn)換時間：A/D轉(zhuǎn)換器完成一次轉(zhuǎn)換所需的時間，發(fā)出轉(zhuǎn)換命令信號到轉(zhuǎn)換結(jié)束信號開始有效的時間間隔量程：所能轉(zhuǎn)換的輸入電壓范圍，分單極性、雙極性兩種類型精度：數(shù)字輸出量所對應(yīng)的模擬輸入量的實際值與理論值之間的差值。A/D轉(zhuǎn)換電路中與每一個數(shù)字量對應(yīng)的模擬輸入量并非是單一的數(shù)值，而是一個范圍Δ絕對誤差：實際轉(zhuǎn)換結(jié)果與理論轉(zhuǎn)換結(jié)果之差，通常以數(shù)字量的最小有效位（LSB）的分?jǐn)?shù)值來表示。如：±1LSB，±1/2LSB，±1/4LSB等。絕對誤差包括量化誤差和其他所有誤差第38頁，課件共66頁，創(chuàng)作于2023年2月A/D轉(zhuǎn)換器ADC0809第39頁，課件共66頁，創(chuàng)作于2023年2月第40頁，課件共66頁，創(chuàng)作于2023年2月ADC0809是CＭOS單片型逐次逼近式A/D轉(zhuǎn)換器其主要特性：8路模擬量輸入、8位數(shù)字量輸出功能的A/D轉(zhuǎn)換器轉(zhuǎn)換時間為100μs模擬輸入電壓范圍為0V~+5V，不需零點和滿刻度校準(zhǔn)時鐘頻率640kHz未調(diào)整誤差1/2LSB和1LSB功耗15mWADC0809模擬輸入部分由8選1多路開關(guān)，地址鎖存與譯碼邏輯組成。IN0~IN7引腳輸入8路單端模擬信號，由三位地址輸入ADDA，ADDB，ADDC譯碼選擇8路中的一路輸入ALE高電平，三個地址信號被鎖存第41頁，課件共66頁，創(chuàng)作于2023年2月A/D變換器部分由逐次逼近寄存器SAR、比較器、電阻網(wǎng)絡(luò)等控制邏輯組成START和EOC分別為啟動信號和變換結(jié)束信號，EOC可用來申請中斷OE：輸出允許信號，當(dāng)OE=1時，ADC0809的三態(tài)緩沖器脫離三態(tài)，把轉(zhuǎn)換后的數(shù)據(jù)送往數(shù)據(jù)總線ADC0809由START信號的上升沿清除內(nèi)部寄存器，并在下降沿啟動A/D轉(zhuǎn)換開始轉(zhuǎn)換后EOC輸出低電平，表示正在進(jìn)行轉(zhuǎn)換，轉(zhuǎn)換結(jié)束變?yōu)楦唠娖皆谵D(zhuǎn)換結(jié)束之后把OE置高電平，打開三態(tài)門，轉(zhuǎn)換后的數(shù)據(jù)輸出到數(shù)據(jù)總線第42頁，課件共66頁，創(chuàng)作于2023年2月ADC0809的時序第43頁，課件共66頁，創(chuàng)作于2023年2月A/D轉(zhuǎn)換器和系統(tǒng)連接時要考慮的問題輸入模擬電壓的連接數(shù)據(jù)線和系統(tǒng)總線的連接

啟動信號：電平啟動信號或脈沖啟動信號轉(zhuǎn)換結(jié)束信號轉(zhuǎn)換數(shù)據(jù)的讀?。撼绦虿樵兎绞?、中斷方式、CPU等待方式和固定的延遲程序方式第44頁，課件共66頁，創(chuàng)作于2023年2月ADC0809與系統(tǒng)總線的連接ADC0809與系統(tǒng)有三種常見的連接方法三端口法：一個端口向0809輸出模擬通道號并鎖存，一個端口啟動轉(zhuǎn)換，一個端口輸出轉(zhuǎn)換的數(shù)據(jù)二端口法：一個端口向0809輸出模擬通道號并鎖存，同時啟動轉(zhuǎn)換，一個端口輸出轉(zhuǎn)換后的數(shù)據(jù)用并行接口芯片進(jìn)行連接在有些場合也可以采用單端口法：讀和寫用一個端口，用門電路進(jìn)行區(qū)分讀寫操作第45頁，課件共66頁，創(chuàng)作于2023年2月例：采用查詢方式把8個通道模擬量輪流轉(zhuǎn)換并輸入到緩沖區(qū)第46頁，課件共66頁，創(chuàng)作于2023年2月START： LEA SI，BUF ；置存放結(jié)果緩沖區(qū)指針 MOV CL，8 ；8個通道 MOV DX，P1 ；啟動轉(zhuǎn)換端口地址 MOV BL，0 ；轉(zhuǎn)換從通道0開始LL1： MOV AL，BL ；暫存 OUT DX，AL ；啟動轉(zhuǎn)換 MOV DX，P2 ；查詢EOC端口地址L1： IN AL，DX ；輸入EOC狀態(tài) TEST AL，80H ；EOC=1？ JZ L1 ；未轉(zhuǎn)換完，循環(huán)等待 MOV DX，P1 ；輸入轉(zhuǎn)換結(jié)果 IN AL，DX MOV［SI］，AL ；轉(zhuǎn)換的結(jié)果存入緩沖區(qū) INC SI ；修改地址 INC BL ；通道地址加1 DEC CL JNZ LL1；未結(jié)束，繼續(xù)第47頁，課件共66頁，創(chuàng)作于2023年2月例：用8255A查詢方式讀取A/D轉(zhuǎn)換第48頁，課件共66頁，創(chuàng)作于2023年2月START: MOVAL，98H ；8255A方式字 MOVDX，3FFFH ；8255A控制端口地址 OUT DX，AL ；送8255A方式字 MOV AL，0BH ；選IN3輸入端 MOV DL，0FDH ；8255A的B口地址 OUT DX，AL ；送IN3通道地址，ALE=1 MOV AL，1BH ；START=1 OUT DX，AL ；啟動A/D轉(zhuǎn)換 MOVAL，0BH OUTDX，AL ；撤銷START信號 MOVDL，0FEH ；8255A的C口地址TST: IN AL，DX ；讀C口狀態(tài) AND AL，10H ；查詢EOC狀態(tài) JZ TST ；未完，再測試，完則繼續(xù) MOV DL，0FCH ；8255PA端口地址 IN AL，DX ；從A端口輸入轉(zhuǎn)換結(jié)果 ………第49頁，課件共66頁，創(chuàng)作于2023年2月例：ADC0809芯片只用一個I/O口地址的連接方法第50頁，課件共66頁，創(chuàng)作于2023年2月第51頁，課件共66頁，創(chuàng)作于2023年2月12位A/D轉(zhuǎn)換器AD574AD574是美國模擬器件公司的產(chǎn)品，是逐次比較式轉(zhuǎn)換器AD1674的功能、特性及引腳完全與AD574相同，不同的是把采樣保持電路集成到芯片內(nèi)AD574的主要特性12位逐次比較式A/D轉(zhuǎn)換器轉(zhuǎn)換時間為25μs輸入電壓可以是單極性0V~＋10V或0V~+20V，也可以是雙極性-5V~＋5V，-10V~＋10V由外部控制進(jìn)行12位轉(zhuǎn)換或8位轉(zhuǎn)換12位數(shù)據(jù)輸出分為三段：A段為高4位，B段為中4位，C段為低4位，三態(tài)門控制輸出內(nèi)部具有三態(tài)輸出緩沖器，可直接與8位或16位的CPU數(shù)據(jù)總線相連功耗390mW第52頁，課件共66頁，創(chuàng)作于2023年2月第53頁，課件共66頁，創(chuàng)作于2023年2月12/8：輸出數(shù)據(jù)方式選擇控制信號，“1”輸出數(shù)據(jù)是12位字長，“0”轉(zhuǎn)換后的數(shù)變成兩個8位數(shù)據(jù)輸出，按左對齊格式輸出A0：轉(zhuǎn)換數(shù)據(jù)長度選擇控制信號，“1”啟動8位轉(zhuǎn)換，“0”啟動12位轉(zhuǎn)換R/C：讀出或轉(zhuǎn)換控制選擇信號，“0”啟動轉(zhuǎn)換，“1”將轉(zhuǎn)換后的數(shù)據(jù)讀出CE：芯片允許信號，高電平有效，與CS信號一起有效時，AD574才可以進(jìn)行轉(zhuǎn)換或從AD574輸出轉(zhuǎn)換后的數(shù)據(jù)STS：狀態(tài)輸出信號線，高電平有效。在轉(zhuǎn)換過程中，STS為高電平，轉(zhuǎn)換完成后，為低電平BIP：輸入信號極性選擇，“0”單極性輸入，“1”雙極性輸入10VIN：單極性輸入，輸入電壓范圍0V~＋10V；雙極性輸入，輸入電壓范圍-5V~+5V。20VIN：單極性輸入，輸入電壓范圍0V~＋20V；雙極性輸入，輸入電壓范圍-10V~+10V第54頁，課件共66頁，創(chuàng)作于2023年2月REFOUT：＋10V參考電壓輸出，具有1.5mA的帶負(fù)載能力VCC：正電源，其范圍為0V~＋16.5VREFIN：參考電壓輸入工作時序CECSR/CA0STSDB11~DB0tC啟動轉(zhuǎn)換時序0/1CECSR/CA0STSDB11~DB0讀周期時序0/1數(shù)據(jù)第55頁，課件共66頁，創(chuàng)作于2023年2月第56頁，課件共66頁，創(chuàng)作于2023年2月例：設(shè)計AD574與8位CPU的接口AD574的接口設(shè)計主要考慮的問題：總線匹配：12位A/D轉(zhuǎn)換器配8位CPU，12位數(shù)據(jù)要分兩次輸出到CPU，先輸出高8位，再輸出低4位。AD574的輸出端D11～D4接CPU數(shù)據(jù)總線的D7～D0，D3～D0接CPU數(shù)據(jù)總線的D7～D4可利用譯碼器的輸出作為CS引腳的控制信號，讀、寫信號經(jīng)與非邏輯輸出后的信號作為CE的控制信號，即無論是讀還是寫，CE信號都有效STS信號可以進(jìn)行中斷申請，也可以經(jīng)過一個三態(tài)門連接到數(shù)據(jù)總線的某一根數(shù)據(jù)線上進(jìn)行查詢第57頁，課件共66頁，創(chuàng)作于2023年2月第58頁，課件共66頁，創(chuàng)作于2023年2月第59頁，課件共66頁，創(chuàng)作于2023年2月多路轉(zhuǎn)換模擬開關(guān)實際工程中，經(jīng)常用一片A/D轉(zhuǎn)換芯片同時測量多個模擬輸入量或用一片D/A轉(zhuǎn)換芯片完成多個對象的控制模擬開關(guān)電路解決多個回路和A/D、D/A轉(zhuǎn)換器之間的切換問題A/D轉(zhuǎn)換器的模擬開關(guān)電路：多路輸入，一路輸出D/A轉(zhuǎn)換器的模擬開關(guān)電路：一路輸入，多路輸出第60頁，課件共66頁，創(chuàng)作于2023年2月S/HA/DO/IA0A1A2SO/I0O/I1O/I2O/I3O/I4O/I5