基于ATE-93000高速數(shù)字通信測(cè)試技術(shù)研究課件

基于ATE93000高速數(shù)字通信測(cè)試技術(shù)研究重慶郵電大學(xué)畢業(yè)設(shè)計(jì)答辯論文主要內(nèi)容Gb/s高速IO的應(yīng)用及測(cè)試面臨挑戰(zhàn)1V93kGb/s高速IO測(cè)試資源2Gb/s高速IO測(cè)試LB設(shè)計(jì)3Serdes接口測(cè)試方案及數(shù)據(jù)分析4重慶郵電大學(xué)畢業(yè)設(shè)計(jì)答辯論文主要內(nèi)容Gb/s高速IO的應(yīng)用及測(cè)試面臨挑戰(zhàn)1重慶郵電大學(xué)畢業(yè)設(shè)計(jì)答辯課題研究的背景及意義背景：

1.傳統(tǒng)的以PCI為代表的并行接口技術(shù)，已不能滿足日益增長(zhǎng)高速數(shù)據(jù)的傳輸要求。2.以Serdes接口為主的串行通信技術(shù)逐步成為一種通用的高速IO接口標(biāo)準(zhǔn)。意義：半導(dǎo)體的技術(shù)的高度發(fā)展給具有高速Serdes接口芯片測(cè)試帶來(lái)更加嚴(yán)峻的挑戰(zhàn)和迫切要求。對(duì)這類芯片測(cè)試技術(shù)的研究也就顯得具有現(xiàn)實(shí)意義。重慶郵電大學(xué)畢業(yè)設(shè)計(jì)答辯Gb/s高速IO的應(yīng)用及測(cè)試挑戰(zhàn)：挑戰(zhàn)：

1：技術(shù)方面；

2:測(cè)試成本：機(jī)臺(tái)資源，誤碼率測(cè)試時(shí)間長(zhǎng)。重慶郵電大學(xué)畢業(yè)設(shè)計(jì)答辯論文主要內(nèi)容2V93kGb/s高速IO測(cè)試資源重慶郵電大學(xué)畢業(yè)設(shè)計(jì)答辯V93kGb高速IO測(cè)試資源PS3600數(shù)字板卡的功能框圖重慶郵電大學(xué)畢業(yè)設(shè)計(jì)答辯V93kGb高速IO測(cè)試資源PSHX板卡的功能框圖To/fromPinScale3600digitalchannels1differentialchannel>Channelsaredifferential

>Cardhas4diff.channels

-2drivechannels

-2receivechannels

>Cardhas2lanes

-1driveand1receiveDriveDriveReceiveReceive重慶郵電大學(xué)畢業(yè)設(shè)計(jì)答辯論文主要內(nèi)容Gb/s高速IO測(cè)試LB設(shè)計(jì)3重慶郵電大學(xué)畢業(yè)設(shè)計(jì)答辯被測(cè)芯片及其SerdesIP核描述被測(cè)芯片P50主要用來(lái)驗(yàn)證TSMC65GP工藝、FlipChip封裝、高速DDR2/DDR3、高速Serdes、高速M(fèi)emory等關(guān)鍵技術(shù)及IP；PCI-EGen2總線集成兩對(duì)Serdes接口，可編程的串行數(shù)據(jù)速率從2.5Gbps到5Gbps，并帶8B/10B的編解碼；PRBS碼流的生成器/校驗(yàn)器，可用于BIST自測(cè)；SERDES帶有低功耗CML緩沖，可以與光收發(fā)器、同軸電纜、屏蔽雙絞線及FR-4類的高速背板連接；可編程的發(fā)送端預(yù)加重可改善收端的眼圖開(kāi)度；

重慶郵電大學(xué)畢業(yè)設(shè)計(jì)答辯Gb/s高速IO測(cè)試LB設(shè)計(jì)pogopin的問(wèn)題傳統(tǒng)pogopin方法，pogo表面諧振現(xiàn)象會(huì)限制信號(hào)帶寬，當(dāng)信號(hào)帶寬達(dá)到一定頻率時(shí)，信號(hào)會(huì)產(chǎn)生比較大的衰減；利用數(shù)個(gè)地pogo環(huán)繞信號(hào)pogo的方式。可以產(chǎn)生一個(gè)阻抗可調(diào)的垂直通道，同時(shí)，地pogo也為信號(hào)pogo的信號(hào)提供屏蔽和信號(hào)返回路徑的作用；重慶郵電大學(xué)畢業(yè)設(shè)計(jì)答辯Gb/s高速IO測(cè)試LB設(shè)計(jì)需要充分考慮LB走線具備足夠范圍的通帶帶寬；連接器、Relay、socket；焊盤、管腳、封裝外殼、綁定線等通孔殘端可造成天線效應(yīng)；PCB材料和疊層結(jié)構(gòu)；

電源完整性問(wèn)題；BGA引腳下的走線；重慶郵電大學(xué)畢業(yè)設(shè)計(jì)答辯Loadboard的驗(yàn)證與評(píng)估頂層四層采用Rogers板材，用于Gb/s高速信號(hào)走線；其它層采用FR4板材；采用12.2mil線寬，做50阻抗控制；對(duì)走線和SMP連接器利用V93k對(duì)信號(hào)測(cè)試通路中額外插入0、5、10、15、20cm長(zhǎng)的走線進(jìn)行測(cè)試驗(yàn)證。30101301033010230104SMPSMPSMPSMPCableLength0cm5cm10cm15cm20cm.LBTrace重慶郵電大學(xué)畢業(yè)設(shè)計(jì)答辯論文主要內(nèi)容Serdes接口測(cè)試方案及數(shù)據(jù)分析4重慶郵電大學(xué)畢業(yè)設(shè)計(jì)答辯基于ATESerdes接口測(cè)試方案重慶郵電大學(xué)畢業(yè)設(shè)計(jì)答辯基于ATESerdes接口測(cè)試內(nèi)容BIST和并行環(huán)回模式功能&參數(shù)①功能測(cè)試②DC參數(shù)測(cè)試抖動(dòng)測(cè)試①抖動(dòng)測(cè)試②

眼圖測(cè)試③

抖動(dòng)眼圖測(cè)試時(shí)間&電平測(cè)試①AC參數(shù)測(cè)試②接收端靈敏度測(cè)試重慶郵電大學(xué)畢業(yè)設(shè)計(jì)答辯基于ATESerdes接口測(cè)試測(cè)試方法二維的芯片參數(shù)圖形分析方法（SpecSearch）；抖動(dòng)、眼圖測(cè)試Per-Pin結(jié)構(gòu)、Multiport環(huán)境功能參數(shù)測(cè)試重慶郵電大學(xué)畢業(yè)設(shè)計(jì)答辯測(cè)試板Loadboard性能驗(yàn)證圖右上

P50測(cè)試板5Gbps速率下Serdes接口連線測(cè)試眼圖圖左下demo測(cè)試板5Gbps速率下Serdes接口連線測(cè)試眼圖圖右下P50測(cè)試板3.2Gbps速率下Serdes接口連線測(cè)試眼圖重慶郵電大學(xué)畢業(yè)設(shè)計(jì)答辯測(cè)試板Loadboard性能驗(yàn)證重慶郵電大學(xué)畢業(yè)設(shè)計(jì)答辯發(fā)送性能測(cè)試PLLSerializerRefClkTx+Tx-影響發(fā)送的兩個(gè)因素重慶郵電大學(xué)畢業(yè)設(shè)計(jì)答辯抖動(dòng)容限測(cè)試抖動(dòng)容限與時(shí)鐘恢復(fù)電路直接相關(guān)，其測(cè)試目的也是驗(yàn)證接收器的時(shí)鐘恢復(fù)電路性能，確保能精確地跟蹤低頻抖動(dòng)。

重慶郵電大學(xué)畢業(yè)設(shè)計(jì)答辯不同走線方式和模式下抖動(dòng)眼圖測(cè)試分析圖右上Set1發(fā)送端BIST模式下眼圖測(cè)試結(jié)果圖左下Set1ParallelLoopback模式下眼圖測(cè)試結(jié)果圖右下