課程IC原理1章集成電路的基本制造工藝課件

第1章硅集成電路工藝1.1硅襯底材料的制備1.2硅集成電路制造工藝1.2.1集成電路加工過程簡(jiǎn)介1.2.2圖形轉(zhuǎn)換（光刻與刻蝕工藝）1.2.3摻雜工藝（擴(kuò)散與離子注入）1.2.4制膜（制作各種材料的薄膜）1.3集成電路生產(chǎn)線1.4集成電路封裝1.5集成電路工藝小結(jié)1.6集成電路的基本制造工藝

流程（見教材第1章）1第1章硅集成電路工藝1.1硅襯底材料的制備1

1.1硅襯底材料的制備

任何集成電路的制造都離不開襯底材料—單晶硅。制備單晶硅有兩種方法：懸浮區(qū)熔法和直拉法。懸浮區(qū)熔法是在20世紀(jì)50年代提出看并很快被應(yīng)用到晶體制備技術(shù)中。用這種方法制備的單晶硅的電阻率非常高，特別適合制作電力電子器件。目前懸浮區(qū)熔法制備的單晶硅僅占有很小的市場(chǎng)份額。21.1硅襯底材料的制備任

隨著超大規(guī)模集成電路的不斷發(fā)展，不但要求單晶硅的尺寸不斷增加，而且要求所有的雜質(zhì)濃度能得到精密控制，而懸浮區(qū)熔法無法滿足這些要求，因此，直拉法制備的單晶硅越來越多地被人們所采用。目前市場(chǎng)上的單晶硅絕大部分是采用直拉法制備得到的。3隨著超大規(guī)模集成電路的不斷發(fā)展，不但

矽/硅晶圓材料（Wafer）

圓晶是制作矽半導(dǎo)體IC所用之矽晶片，狀似圓形，故稱晶圓。材料是「矽」，IC（IntegratedCircuit）工廠用的矽晶片即為矽晶體，因?yàn)檎奈菃我煌暾木w，故又稱為單晶體。但在整體固態(tài)晶體內(nèi)，眾多小晶體的方向不相，則為復(fù)晶體（或多晶體）。生成單晶體或多晶體與晶體生長(zhǎng)時(shí)的溫度，速率與雜質(zhì)都有關(guān)系。

4矽/硅晶圓材料（Wafer）圓晶是制作矽半導(dǎo)生長(zhǎng)硅單晶爐示意圖5生長(zhǎng)硅單晶爐示意圖5把塊狀多晶硅放入坩堝內(nèi)加熱到1440℃再次熔化。為了防止硅在高溫下被氧化，坩堝內(nèi)被抽成真空并注入惰性氣體氬氣。之后用純度99.7%的鎢絲懸掛“硅籽晶”探入熔融硅中，以2~20轉(zhuǎn)/分鐘的轉(zhuǎn)速及3~10毫米/分鐘的速率從熔液中將單晶硅棒緩慢拉出。這樣就會(huì)得到一根純度極高的單硅晶棒，理論上最大直徑可達(dá)45厘米，最大長(zhǎng)度為3米。6把塊狀多晶硅放入坩堝內(nèi)加熱到1440℃再次1.2.1集成電路加工過程簡(jiǎn)介一、硅片制備（切、磨、拋）*圓片（Wafer）尺寸與襯底厚度：3—0.4mm5—0.625mm4—0.525mm6—0.75mm硅片的大部分用于機(jī)械支撐。1.2集成電路制造工藝71.2.1集成電路加工過程簡(jiǎn)介1.2集成電路制ProcessFlowofAnnealedWaferCrystalGrowthSlicingGraphiteHeaterSiMeltSiCrystalPolishingWaferingHighTemp.AnnealingFurnaceAnnealedWaferDefectFreeSurfacebyAnnealing(SurfaceImprovement）SurfaceDefectMapPolishedWafer晶圓退火工藝流程晶體生長(zhǎng)晶圓制作硅晶體熔硅切片拋光拋光片高溫退火退火后的晶圓退火爐（改善表面）利用退火消除缺陷石墨加熱器8ProcessFlowofAnnealedWafer二、前部工序9二、前部工序9晶圓處理制程

晶圓處理制程之主要工作為在硅晶圓上制作電路與電子元件（如電晶體管、電容器、邏輯門等），為上述各制程中所需技術(shù)最復(fù)雜且資金投入最多的過程，以微處理器（Microprocessor）為例，其所需處理步驟可達(dá)數(shù)百道，而其所需加工機(jī)臺(tái)先進(jìn)且昂貴，動(dòng)輒數(shù)千萬一臺(tái)，其所需制造環(huán)境為為一溫度、濕度與含塵（Particle）均需控制的無塵室/超凈間（Clean-Room），雖然詳細(xì)的處理程序是隨著產(chǎn)品種類與所使用的技術(shù)有關(guān)；不過其基本處理步驟通常是晶圓先經(jīng)過適當(dāng)?shù)那逑矗–leaning）之後，接著進(jìn)行氧化（Oxidation）及沉積，最後進(jìn)行顯影、蝕刻及離子注入等反覆步驟，以完成晶圓上電路的加工與制作。10晶圓處理制程晶圓處理制程之主要工作為在硅晶圓上前部工序的主要工藝晶圓處理制程（WaferFabrication；簡(jiǎn)稱WaferFab）1.

圖形轉(zhuǎn)換：將設(shè)計(jì)在掩膜版(類似于照相底片)上的圖形轉(zhuǎn)移到半導(dǎo)體單晶片上2.摻雜：根據(jù)設(shè)計(jì)的需要，將各種雜質(zhì)摻雜在需要的位置上，形成晶體管、接觸等3.制膜：制作各種材料的薄膜11前部工序的主要工藝晶圓處理制程（WaferFabric集成電路工藝圖形轉(zhuǎn)換：光刻：接觸光刻、接近光刻、投影光刻、電子束光刻刻蝕：干法刻蝕、濕法刻蝕摻雜：離子注入退火擴(kuò)散制膜：氧化：干氧氧化、濕氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸發(fā)、濺射12集成電路工藝圖形轉(zhuǎn)換：12

三、后部封裝（在另外廠房）（1）背面減薄（2）劃片、掰片（3）粘片（4）壓焊：金絲球焊（5）切筋（6）整形（7）封裝（8）沾錫：保證管腳的電學(xué)接觸（9）老化（10）成測(cè)（11）打字、包裝13三、后部封裝（在另外廠房）131414

設(shè)計(jì)與工藝制造之間的接口是版圖。什么是版圖？它是一組相互套合的圖形，各層版圖相應(yīng)于不同的工藝步驟，每一層版圖用不同的圖案來表示。版圖與所采用的制備工藝緊密相關(guān)。在計(jì)算機(jī)及其VLSI設(shè)計(jì)系統(tǒng)上設(shè)計(jì)完成的集成電路版圖還只是一些圖像或(和)數(shù)據(jù)，在將設(shè)計(jì)結(jié)果送到工藝線上實(shí)驗(yàn)時(shí)，還必須經(jīng)過一個(gè)重要的中間環(huán)節(jié)：制版。所以，在介紹基本的集成電路加工工藝之前，先簡(jiǎn)要地介紹集成電路加工的掩模(Masks)及其制造。通常我們看到的器件版圖是一組復(fù)合圖，這個(gè)復(fù)合圖實(shí)際上是由若干個(gè)分層圖形疊合而成，這個(gè)過程和印刷技術(shù)中的套印技術(shù)非常相像。版圖與制版15設(shè)計(jì)與工藝制造之間的接口是版圖。什么是

制版的目的就是產(chǎn)生一套分層的版圖掩模，為將來進(jìn)行圖形轉(zhuǎn)移，即將設(shè)計(jì)的版圖轉(zhuǎn)移到硅片上去做準(zhǔn)備。

制版是通過圖形發(fā)生器完成圖形的縮小和重復(fù)。在設(shè)計(jì)完成集成電路的版圖以后，設(shè)計(jì)者得到的是一組標(biāo)準(zhǔn)的制版數(shù)據(jù)，將這組數(shù)據(jù)傳送給圖形發(fā)生器(一種制版設(shè)備)，圖形發(fā)生器（PG-patterngenerator）根據(jù)數(shù)據(jù)，將設(shè)計(jì)的版圖結(jié)果分層的轉(zhuǎn)移到掩模版上(掩模版為涂有感光材料的優(yōu)質(zhì)玻璃板)，這個(gè)過程叫初縮。16制版的目的就是產(chǎn)生一套分層的版圖掩模

1.2.2圖形轉(zhuǎn)換（光刻與刻蝕工藝）

光刻是加工集成電路微圖形結(jié)構(gòu)的關(guān)鍵工藝技術(shù)，通常，光刻次數(shù)越多，就意味著工藝越復(fù)雜。另—方面，光刻所能加工的線條越細(xì)，意味著工藝線水平越高。光刻工藝是完成在整個(gè)硅片上進(jìn)行開窗的工作。光刻技術(shù)類似于照片的印相技術(shù)，所不同的是，相紙上有感光材料，而硅片上的感光材料--光刻膠是通過旋涂技術(shù)在工藝中后加工的。光刻掩模相當(dāng)于照相底片，一定的波長(zhǎng)的光線通過這個(gè)“底片”，在光刻膠上形成與掩模版（光罩）圖形相反的感光區(qū)，然后進(jìn)行顯影、定影、堅(jiān)膜等步驟，在光刻膠膜上有的區(qū)域被溶解掉，有的區(qū)域保留下來，形成了版圖圖形。1717

光刻是集成電路制造過程中最復(fù)雜和最關(guān)鍵的工藝之一。光刻工藝?yán)霉饷舻目刮g涂層(光刻膠)發(fā)生光化學(xué)反應(yīng)，結(jié)合刻蝕的方法把掩膜版圖形復(fù)制到圓硅片上，為后序的摻雜、薄膜等工藝做好準(zhǔn)備。在芯片的制造過程中，會(huì)多次反復(fù)使用光刻工藝?，F(xiàn)在，為了制造電子器件要采用多達(dá)24次光刻和多于250次的單獨(dú)工藝步驟，使得芯片生產(chǎn)時(shí)間長(zhǎng)達(dá)一個(gè)月之久。目前光刻已占到總的制造成本的1/3以上，并且還在繼續(xù)提高。18光刻是集成電路制造過程中最復(fù)雜和最關(guān)鍵正膠：曝光后可溶分辨率高負(fù)膠：曝光后不可溶分辨率差19正膠：曝光后可溶分辨率高負(fù)膠：曝光后不可溶分辨率差1

光刻(Photolithography&Etching)過程如下：1．打底膜（HMDS--粘附促進(jìn)劑）

2.涂光刻膠3.前烘4．對(duì)版曝光5．顯影6.堅(jiān)膜7．刻蝕：采用干法刻蝕（DryEtching）8．去膠：化學(xué)方法及干法去膠(1)丙酮中，然后用無水乙醇(2)發(fā)煙硝酸(3)等離子體的干法刻蝕技術(shù)20光刻(Photolithography&Etc光刻三要素：光刻膠、掩膜版和光刻機(jī)光刻膠又叫光致抗蝕劑，它是由光敏化合物、基體樹脂和有機(jī)溶劑等混合而成的膠狀液體光刻膠受到特定波長(zhǎng)光線的作用后，導(dǎo)致其化學(xué)結(jié)構(gòu)發(fā)生變化，使光刻膠在某種特定溶液中的溶解特性改變正膠：分辨率高，在超大規(guī)模集成電路工藝中，一般只采用正膠負(fù)膠：分辨率差，適于加工線寬≥3m的線條21光刻三要素：光刻膠、掩膜版和光刻機(jī)21幾種常見的光刻方法接觸式光刻、接近式曝光、投影式曝光22幾種常見的光刻方法22

光學(xué)曝光的各種曝光方式及其利弊接觸式非接觸式優(yōu)點(diǎn)：設(shè)備簡(jiǎn)單，分辨率較高。缺點(diǎn)：掩模版與晶片易損傷，成品率低。接近式優(yōu)點(diǎn)：掩模版壽命長(zhǎng)，成本低。缺點(diǎn)：衍射效應(yīng)嚴(yán)重，影響分辨率。投影式全反射折射優(yōu)點(diǎn)：無像差，無駐波效應(yīng)影響。缺點(diǎn)：光學(xué)系統(tǒng)復(fù)雜，對(duì)準(zhǔn)困難。優(yōu)點(diǎn)：對(duì)片子平整度要求低，可采用較大孔徑的透鏡以提高分辨率，掩模制造方便。缺點(diǎn)：設(shè)備昂貴，曝光效率低。23光學(xué)曝光的各種曝光方式及其利弊接觸式非接觸式

各種光源的比較：光譜波長(zhǎng)（nm)曝光方式抗蝕劑掩模材料分辨率紫外光UV365~436各種有掩模方式光致玻璃/Cr0.5μm深紫外光DUV193~248各種有掩模方式電子石英/Cr、Al0.2μm極紫外光EUV10~15縮小全反射電子多涂層反射層/金屬吸收層0.1μmX射線0.2~4接近電子Si、Si3N4、Al2O3/Au、Pt、Os等0.1μm24各種光源的比較：光譜波長(zhǎng)（n

各種獲得抗蝕劑圖形的途徑：電、離子束圖形發(fā)生器光學(xué)圖形發(fā)生器電、離子束曝光系統(tǒng)掩模圖形的產(chǎn)生光學(xué)復(fù)制用的掩模高分辨率用的掩模直接描畫式曝光用于接觸、接近式曝光、投影式曝光，生產(chǎn)周期短，缺陷密度低。用于深紫外光、極紫外光、X射線、電子束投影、離子束投影等的曝光，適宜于大批量生產(chǎn)。用于電、離子束掃描曝光，適宜于試驗(yàn)性器件、要求分辨率特別高的器件、少量生產(chǎn)的器件。CAD25各種獲得抗蝕劑圖形的途徑：電、離子束圖形發(fā)生

圖形刻蝕技術(shù)(EtchingTechnology)

雖然，光刻和刻蝕是兩個(gè)不同的加工工藝，但因?yàn)檫@兩個(gè)工藝只有連續(xù)進(jìn)行，才能完成真正意義上的圖形轉(zhuǎn)移。在工藝線上，這兩個(gè)工藝是放在同一工序，因此，有時(shí)也將這兩個(gè)工藝步驟統(tǒng)稱為光刻。

濕法刻蝕：利用液態(tài)化學(xué)試劑或溶液通過化學(xué)反應(yīng)進(jìn)行刻蝕的方法。干法刻蝕：主要指利用低壓放電產(chǎn)生的等離子體中的離子或游離基(處于激發(fā)態(tài)的分子、原子及各種原子基團(tuán)等)與材料發(fā)生化學(xué)反應(yīng)或通過轟擊等物理作用而達(dá)到刻蝕的目的。26圖形刻蝕技術(shù)(EtchingTechnology

干法刻蝕是用等離子體進(jìn)行薄膜刻蝕的技術(shù)。它是硅片表面物理和化學(xué)兩種過程平衡的結(jié)果。在半導(dǎo)體刻蝕工藝中，存在著兩個(gè)極端：離子銑是一種純物理刻蝕，可以做到各向異性刻蝕，但不能進(jìn)行選擇性刻蝕；而濕法刻蝕如前面所述則恰恰相反。人們對(duì)這兩種極端過程進(jìn)行折中，得到目前廣泛應(yīng)用的一些干法刻蝕技術(shù)。例如；反應(yīng)離子刻蝕(RIE--ReactiveIonEtching)和高密度等離子體刻蝕(HDP)。這些工藝都具有各向異性刻蝕和選擇性刻蝕的特點(diǎn)。反應(yīng)離子刻蝕通過活性離子對(duì)襯底的物理轟擊和化學(xué)反應(yīng)雙重作用刻蝕。具有濺射刻蝕和等離子刻蝕兩者的優(yōu)點(diǎn)，同時(shí)兼有各向異性和選擇性好的優(yōu)點(diǎn)。目前，RIE已成為VLSI工藝中應(yīng)用最廣泛的主流刻蝕技術(shù)。27干法刻蝕是用等離子體進(jìn)行薄膜刻蝕的技

1.2.3摻雜工藝（擴(kuò)散與離子注入）

通過摻雜可以在硅襯底上形成不同類型的半導(dǎo)體區(qū)域，構(gòu)成各種器件結(jié)構(gòu)。摻雜工藝的基本思想就是通過某種技術(shù)措施，將一定濃度的Ⅲ價(jià)元素，如硼，或Ⅴ價(jià)元素，如磷、砷等摻入半導(dǎo)體襯底。281.2.3摻雜工藝（擴(kuò)散與離子注入）28摻雜：將需要的雜質(zhì)摻入特定的半導(dǎo)體區(qū)域中，以達(dá)到改變半導(dǎo)體電學(xué)性質(zhì)，形成PN結(jié)、電阻、歐姆接觸磷(P)、砷(As)—N型硅硼(B)—P型硅摻雜工藝：擴(kuò)散、離子注入29摻雜：將需要的雜質(zhì)摻入特定的半導(dǎo)體區(qū)域中，以達(dá)到改變半導(dǎo)體電擴(kuò)散替位式擴(kuò)散：雜質(zhì)離子占據(jù)硅原子的位：Ⅲ、Ⅴ族元素一般要在很高的溫度(950～1280℃)下進(jìn)行，橫向擴(kuò)散嚴(yán)重。但對(duì)設(shè)備的要求相對(duì)較低。磷、硼、砷等在二氧化硅層中的擴(kuò)散系數(shù)均遠(yuǎn)小于在硅中的擴(kuò)散系數(shù)，可以利用氧化層作為雜質(zhì)擴(kuò)散的掩蔽層間隙式擴(kuò)散：雜質(zhì)離子位于晶格間隙：Na、K、Fe、Cu、Au等元素?cái)U(kuò)散系數(shù)要比替位式擴(kuò)散大6～7個(gè)數(shù)量級(jí)（絕對(duì)不許用手摸硅片—防止Na+沾污。）30擴(kuò)散替位式擴(kuò)散：雜質(zhì)離子占據(jù)硅原子的位：30雜質(zhì)橫向擴(kuò)散示意圖柱面平面球面xJxJScSc橫向擴(kuò)展寬度=0.8xj立體圖剖面圖31雜質(zhì)橫向擴(kuò)散示意圖柱面平面離子注入離子注入是另一種摻雜技術(shù)，離子注入摻雜也分為兩個(gè)步驟：離子注入和退火再分布。離子注入是通過高能離子束轟擊硅片表面，在摻雜窗口處，雜質(zhì)離子被注入硅本體，在其他部位，雜質(zhì)離子被硅表面的保護(hù)層屏蔽，完成選擇摻雜的過程。進(jìn)入硅中的雜質(zhì)離子在一定的位置形成一定的分布。通常，離子注入的深度(平均射程)較淺且濃度較大，必須重新使它們?cè)俜植?。摻雜深度由注入雜質(zhì)離子的能量和質(zhì)量決定，摻雜濃度由注入雜質(zhì)離子的數(shù)目(劑量)決定。32離子注入離子注入是另一種摻雜技術(shù)，離

同時(shí)，由于高能粒子的撞擊，導(dǎo)致硅結(jié)構(gòu)的晶格發(fā)生損傷。為恢復(fù)晶格損傷，在離子注入后要進(jìn)行退火處理，根據(jù)注入的雜質(zhì)數(shù)量不同，退火溫度在450℃~950℃之間，摻雜濃度大則退火溫度高，反之則低。在退火的同時(shí)，摻入的雜質(zhì)同時(shí)向硅體內(nèi)進(jìn)行再分布，如果需要，還要進(jìn)行后續(xù)的高溫處理以獲得所需的結(jié)深和分布。離子注入技術(shù)以其摻雜濃度控制精確、位置準(zhǔn)確等優(yōu)點(diǎn)，正在取代熱擴(kuò)散摻雜技術(shù)，成為VLSI工藝流程中摻雜的主要技術(shù)。33同時(shí)，由于高能粒子的撞擊，導(dǎo)致硅結(jié)構(gòu)

離子注入的優(yōu)點(diǎn)：摻雜的均勻性好溫度低：可小于600℃可以精確控制雜質(zhì)分布可以注入各種各樣的元素橫向擴(kuò)展比擴(kuò)散要小得多可以對(duì)化合物半導(dǎo)體進(jìn)行摻雜34離子注入的優(yōu)點(diǎn)：34離子注入技術(shù)在IC制造中的應(yīng)用

隨著離子注入技術(shù)的發(fā)展，它的應(yīng)用也越來越廣泛，尤其是在集成電路中的應(yīng)用發(fā)展最快。由于離子注入技術(shù)具有很好可控性和重復(fù)性，這樣設(shè)計(jì)者就可根據(jù)電路或器件參數(shù)的要求，設(shè)計(jì)出理想的雜質(zhì)分布，并用離子注入技術(shù)實(shí)現(xiàn)這種分布。離子注入技術(shù)在IC制造中的應(yīng)用1)對(duì)MOS晶體管閾值電壓的控制2)自對(duì)準(zhǔn)金屬柵結(jié)構(gòu)3)離子注入在CMOS結(jié)構(gòu)中的應(yīng)用35離子注入技術(shù)在IC制造中的應(yīng)用353636退火退火：也叫熱處理，集成電路工藝中所有的在氮?dú)獾炔换顫姎夥罩羞M(jìn)行的熱處理過程都可以稱為退火。根據(jù)注入的雜質(zhì)數(shù)量不同，退火溫度一般在450~950℃之間。

激活雜質(zhì)：使不在晶格位置上的離子運(yùn)動(dòng)到晶格位置，以便具有電活性，產(chǎn)生自由載流子，起到激活雜質(zhì)的作用消除損傷退火方式：爐退火，可能產(chǎn)生橫向擴(kuò)散！快速退火：脈沖激光法、掃描電子束、連續(xù)波激光、非相干寬帶頻光源(如鹵光燈、電弧燈、石墨加熱器、紅外設(shè)備等)37退火退火：也叫熱處理，集成電路工藝中所有的在氮1.2.4制膜

（制作各種材料的薄膜）氧化：制備SiO2層SiO2的性質(zhì)及其作用SiO2是一種十分理想的電絕緣材料，它的化學(xué)性質(zhì)非常穩(wěn)定，室溫下它只與氫氟酸發(fā)生化學(xué)反應(yīng)381.2.4制膜（制作各種材料的薄膜）氧化：制備SiO2二氧化硅層的主要作用

①在MOS電路中作為MOS器件的絕緣柵介質(zhì)，是MOS器件的組成部分②擴(kuò)散時(shí)的掩蔽層，離子注入的(有時(shí)與光刻膠、Si3N4層一起使用)阻擋層③作為集成電路的隔離介質(zhì)材料④作為電容器的絕緣介質(zhì)材料⑤作為多層金屬互連層之間的介質(zhì)材料⑥作為對(duì)器件和電路進(jìn)行鈍化的鈍化層材料39二氧化硅層的主要作用①在MOS電路中作為MOS器

在表面已有了二氧化硅后，由于這層已生成的二氧化硅對(duì)氧的阻礙，氧化的速度是逐漸降低的。由于硅和二氧化硅的晶格尺寸的差異，每生長(zhǎng)1μm的二氧化硅，約需消耗0.44μm的硅。氧化工藝是一種熱處理工藝。在集成電路制造技術(shù)中，熱處理工藝除了氧化工藝外，還包括前面介紹的退火工藝、再分布工藝，以及回流工藝等。回流工藝是利用摻磷的二氧化硅在高溫下易流動(dòng)的特性，來減緩芯片表面的臺(tái)階陡度，減小金屬引線的斷條情況。40在表面已有了二氧化硅后，由于這層已生成的SiO2的制備方法熱氧化法干氧氧化水蒸汽氧化濕氧氧化干氧－濕氧－干氧(簡(jiǎn)稱干濕干)氧化法氫氧合成氧化化學(xué)氣相淀積法熱分解淀積法濺射法41SiO2的制備方法熱氧化法41進(jìn)行干氧和濕氧氧化的氧化爐示意圖42進(jìn)行干氧和濕氧氧化的氧化爐示意圖42

干法氧化通常用來形成柵極二氧化硅膜，要求薄、界面能級(jí)和固定電荷密度低的薄膜。干法氧化成膜速度慢于濕法。濕法氧化通常用來形成作為器件隔離用的比較厚的二氧化硅膜。氧化反應(yīng)時(shí)，Si

表面向深層移動(dòng)，距離為SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜為透明，通過光干涉來估計(jì)膜的厚度。這種干涉色的周期約為200nm，如果預(yù)告知道是幾次干涉，就能正確估計(jì)。43干法氧化通常用來形成柵極二氧化硅膜，CVD與PVD

化學(xué)氣相淀積(ChemicalVaporDeposition)是通過氣態(tài)物質(zhì)的化學(xué)反應(yīng)在襯底上淀積一層薄膜材料的過程CVD技術(shù)特點(diǎn)：具有淀積溫度低、薄膜成分和厚度易于控制、均勻性和重復(fù)性好、臺(tái)階覆蓋優(yōu)良、適用范圍廣、設(shè)備簡(jiǎn)單等一系列優(yōu)點(diǎn)CVD方法幾乎可以淀積集成電路工藝中所需要的各種薄膜，例如摻雜或不摻雜的SiO2、多晶硅、非晶硅、氮化硅、金屬(鎢、鉬)等44CVD與PVD化學(xué)氣相淀積(Che常用的CVD技術(shù)有：(1)常壓化學(xué)氣相淀積（APCVD）；(2)低壓化學(xué)氣相淀積（LPCVD）；(3)等離子增強(qiáng)化學(xué)氣相淀積（PECVD）較為常見的CVD薄膜包括有：

二氧化硅（通常直接稱為氧化層）

氮化硅

多晶硅

難熔金屬與這類金屬之其硅化物45常用的CVD技術(shù)有：45

金屬CVD

由于LPCVD具有諸多優(yōu)點(diǎn)，因此它為金屬淀積提供了另一種選擇。金屬化學(xué)氣相淀積是一個(gè)全新的氣相淀積的方法，利用化學(xué)氣相淀積的臺(tái)階覆蓋能力好的優(yōu)點(diǎn)，可以實(shí)現(xiàn)高密度互聯(lián)的制作。利用LPCVD淀積鎢來填充通孔。溫度約300℃。這可以和淀積鋁膜工藝相適應(yīng)。金屬進(jìn)入接觸孔時(shí)臺(tái)階覆蓋是人們最關(guān)心的問題之一，尤其是對(duì)深亞微米器件，濺射淀積金屬薄膜對(duì)不斷增加的高縱橫比結(jié)構(gòu)的臺(tái)階覆蓋變得越來越困難。在舊的工藝中，為了保證金屬覆蓋在接觸孔上，刻蝕工藝期間必須小心地將側(cè)壁刻成斜坡，這樣金屬布線時(shí)出現(xiàn)“釘頭”(見圖)。“釘頭”將顯著降低布線密度。如果用金屬CVD，就可以避免“釘頭”的出現(xiàn)，從而布線密度得到提高。鎢是當(dāng)前最流行的金屬CVD材料。46金屬CVD由于LPCVD具有

鎢作為阻擋層金屬，它的淀積可以通過硅與六氟化鎢（WF6）氣體進(jìn)行反應(yīng)。其反應(yīng)式為：2WF6+3Si2→2W+3SiF447鎢作為阻擋層金屬，它的淀積可以通過硅與六氟化鎢（WF外延生長(zhǎng)法(epitaxial

growth)

外延生長(zhǎng)法(epitaxial

growth)能生長(zhǎng)出和單晶襯底的原子排列同樣的單晶薄膜。在雙極型集成電路中，為了將襯底和器件區(qū)域隔離(電絕緣)，在P型襯底上外延生長(zhǎng)N型單晶硅層。在MOS集成電路中也廣泛使用外延生長(zhǎng)法，以便容易地控制器件的尺寸，達(dá)到器件的精細(xì)化。此時(shí)，用外延生長(zhǎng)法外延一層雜質(zhì)濃度低(約10~15

cm-3)的供形成的單晶層、襯底則為高濃度的基片，以降低電阻，達(dá)到基極電位穩(wěn)定的目的。外延生長(zhǎng)法可以在平面或非平面襯底生長(zhǎng)、能獲得十分完善的結(jié)構(gòu)。外延生長(zhǎng)法可以進(jìn)行摻雜，形成n-和p-型層，設(shè)備為通用外延生長(zhǎng)設(shè)備，生長(zhǎng)溫度為300

℃~900

℃，生長(zhǎng)速率為0.2μm-2μm/min，厚度0.5μm-100μm，外延層的外貌決定于結(jié)晶條件，并直接獲得具有絨面結(jié)構(gòu)表面外延層。生長(zhǎng)有外延層的晶體片叫做外延片

48外延生長(zhǎng)法(epitaxial

growth)多晶硅的化學(xué)汽相淀積：利用多晶硅替代金屬鋁作為MOS器件的柵極是MOS集成電路技術(shù)的重大突破之一，它比利用金屬鋁作為柵極的MOS器件性能得到很大提高，而且采用多晶硅柵技術(shù)可以實(shí)現(xiàn)源漏區(qū)自對(duì)準(zhǔn)離子注入，使MOS集成電路的集成度得到很大提高。氮化硅的化學(xué)汽相淀積：中等溫度(780～820℃)的LPCVD或低溫(300℃)PECVD方法淀積49多晶硅的化學(xué)汽相淀積：利用多晶硅替代金淀積多晶硅淀積多晶硅一般采用化學(xué)汽相淀積（LPCVD）的方法。利用化學(xué)反應(yīng)在硅片上生長(zhǎng)多晶硅薄膜。適當(dāng)控制壓力、溫度并引入反應(yīng)的蒸汽，經(jīng)過足夠長(zhǎng)的時(shí)間，便可在硅表面淀積一層高純度的多晶硅。

淀積PGS與淀積多晶硅相似，只是用不同的化學(xué)反應(yīng)過程，這里不一一介紹了。50淀積多晶硅50

在集成電路工藝中，通過CVD技術(shù)淀積的薄膜有重要的用途。例如，氮化硅薄膜可以用做場(chǎng)氧化(一種很厚的氧化層，位于芯片上不做晶體管、電極接觸的區(qū)域，稱為場(chǎng)區(qū))的屏蔽層。因?yàn)檠踉訕O難通過氮化硅到達(dá)硅，所以，在氮化硅的保護(hù)下，氮化硅下面的硅不會(huì)被氧化。又如外延生長(zhǎng)的單晶硅，是集成電路中常用的襯底材料。眾所周知的多晶硅則是硅柵MOS器件的柵材料和短引線材料。5151物理氣相淀積（PVD）PVD主要是一種物理制程而非化學(xué)制程。此技術(shù)一般使用氬等鈍氣體，在高真空中將氬離子加速以撞擊濺鍍靶材后，可將靶材原子一個(gè)個(gè)濺擊出來，并使被濺擊出來的材質(zhì)（通常為鋁、鈦或其合金）如雪片般沉積在晶圓表面。PVD以真空、濺射、離子化或離子束等方法使純金屬揮發(fā)，與碳化氫、氮?dú)獾葰怏w作用，加熱至400～600℃（約1～3小時(shí)）後，蒸鍍碳化物、氮化物、氧化物及硼化物等1～10μm厚之微細(xì)粒狀薄膜。

PVD可分為三種技術(shù)：(1)蒸鍍（Evaporation）；(2)分子束外延成長(zhǎng)（MolecularBeamEpitaxyMBE）；(3)濺鍍（Sputter）52物理氣相淀積（PVD）PVD主要是一PVD技術(shù)有兩種基本工藝：蒸鍍法和濺鍍法。前者是通過把被蒸鍍物質(zhì)(如鋁)加熱，利用被蒸鍍物質(zhì)在高溫下(接近物質(zhì)的熔點(diǎn))的飽和蒸氣壓，來進(jìn)行薄膜沉積；后者是利用等離子體中的離子，對(duì)被濺鍍物質(zhì)電極進(jìn)行轟擊，使氣相等離子體內(nèi)具有被濺鍍物質(zhì)的粒子，這些粒子沉積到硅表面形成薄膜。在集成電路中應(yīng)用的許多金屬或合金材料都可通過蒸鍍或?yàn)R鍍的方法制造。淀積鋁也稱為金屬化工藝，它是在真空設(shè)備中進(jìn)行的。在硅片的表面形成一層鋁膜。53PVD技術(shù)有兩種基本工藝：蒸鍍法和濺鍍5454基片加熱器基片架基片真空室鐘罩蒸發(fā)料蒸發(fā)源加熱電極電阻加熱金屬舟抽氣55基片加熱器基片架基片真空室鐘罩蒸發(fā)料蒸發(fā)源加熱電極電阻加熱金濺射鍍膜濺射鍍膜的基本原理用高能粒子（經(jīng)電場(chǎng)加速的正離子）沖擊作為陰極的固態(tài)靶，靶原子與這些高能粒子交換能量后從表面飛出，淀積在作為陽(yáng)極的硅片上，形成薄膜。直流二極濺射臺(tái)高頻濺射臺(tái)56濺射鍍膜直流二極濺射臺(tái)高頻濺射臺(tái)56銅制程技術(shù)

在傳統(tǒng)鋁金屬導(dǎo)線無法突破瓶頸之情況下，經(jīng)過多年的研究發(fā)展，銅導(dǎo)線已經(jīng)開始成為半導(dǎo)體材料的主流，由于銅的電阻值比鋁還小，因此可在較小的面積上承載較大的電流，讓廠商得以生產(chǎn)速度更快、電路更密集，且效能可提升約30~40％的芯片。亦由于銅的抗電子遷移能力比鋁好，因此可減輕其電移作用，提高芯片的可靠度。在半導(dǎo)體制程設(shè)備供貨商中，只有應(yīng)用材料公司能提供完整的銅制程全方位解決方案與技術(shù)，包括薄膜沉積、蝕刻、電化學(xué)電鍍及化學(xué)機(jī)械研磨CMP等。

57銅制程技術(shù)在傳統(tǒng)鋁金屬導(dǎo)線無法突破瓶頸之情況下，

AMD最新推出的“雷鳥”系列CPU，全面采用了銅制造技術(shù)，有效的提高了CPU性能，并降低了CPU生產(chǎn)成本。

所謂銅技術(shù)實(shí)際上是采用銅這種優(yōu)良的導(dǎo)體來代替鋁用于集成電路中晶體管間的互聯(lián)，從而可以在相同條件下減少約40％的功耗，并能輕易實(shí)現(xiàn)更快的主頻。比如IBM公司為蘋果公司的新型iBook提供經(jīng)過特殊設(shè)計(jì)的銅工藝芯片，這種耗能很低的芯片可以使iBook能夠用一塊電池工作一整天。58AMD最新推出的“雷鳥”系列CPU，銅技術(shù)的優(yōu)勢(shì)主要表現(xiàn)在以下幾個(gè)方面：

一是銅的導(dǎo)電性能優(yōu)于現(xiàn)在普遍應(yīng)用的鋁，而且銅的電阻小，發(fā)熱量小，從而可以保證處理器在更大范圍內(nèi)的可靠性；

其二采用0.13mm以下及銅工藝芯片制造技術(shù)將有效提高芯片的工作頻率；并能減小現(xiàn)有管芯的體積。不過銅技術(shù)的專利絕大多數(shù)掌握在IBM和Motorola公司手中，而非一項(xiàng)公開的技術(shù)，所以Intel認(rèn)為銅技術(shù)只有在0.13mm以下的生產(chǎn)工藝中才能產(chǎn)生效益，計(jì)劃在1GHz以上的CPU中才采用該技術(shù)。

59銅技術(shù)的優(yōu)勢(shì)主要表現(xiàn)在以下幾個(gè)方面：

化

學(xué)

機(jī)

械

研拋光技

術(shù)

化學(xué)機(jī)械研磨技術(shù)（化學(xué)機(jī)械拋光，CMP）兼具有研磨性物質(zhì)的機(jī)械式研磨與酸堿溶液的化學(xué)式研磨兩種作用，可以使晶圓表面達(dá)到全面性的平坦化，以利后續(xù)薄膜沉積之進(jìn)行。

在CMP制程的硬設(shè)備中，研磨頭被用來將晶圓壓在研磨墊上并帶動(dòng)晶圓旋轉(zhuǎn)，至于研磨墊則以相反的方向旋轉(zhuǎn)。在進(jìn)行研磨時(shí)，由研磨顆粒所構(gòu)成的研漿會(huì)被置于晶圓與研磨墊間。影響CMP制程的變量包括有：研磨頭所施的壓力與晶圓的平坦度、晶圓與研磨墊的旋轉(zhuǎn)速度、研漿與研磨顆粒的化學(xué)成份、溫度、以及研磨墊的材質(zhì)與磨損性等等。60化學(xué)機(jī)械研拋光技術(shù)化學(xué)機(jī)械研磨技術(shù)鈍化工藝在集成電路制作好以后，為了防制外部雜質(zhì)，如潮氣、腐蝕性氣體、灰塵侵入硅片，通常在硅片表面加上一層保護(hù)膜，稱為鈍化。目前，廣泛采用的是氮化硅做保護(hù)膜，其加工過程是在450°C以下的低溫中，利用高頻放電，使和氣體分解，從而形成氮化硅而落在硅片上。

61鈍化工藝61晶圓針測(cè)制程

經(jīng)過WaferFab之制程後，晶圓上即形成一格格的小格，我們稱之為晶方或是晶粒/芯片（Die/chip），在一般情形下，同一片晶圓上皆制作相同的晶片，但是也有可能在同一片晶圓上制作不同規(guī)格的產(chǎn)品；這些晶圓必須通過晶片允收測(cè)試，晶粒將會(huì)一一經(jīng)過針測(cè)（Probe）儀器（多探針測(cè)試臺(tái)）以測(cè)試其電氣特性，而不合格的的晶粒將會(huì)被標(biāo)上記號(hào)（InkDot），此程序即稱之為晶圓針測(cè)制程（WaferProbe）。然後晶圓將依晶粒為單位分割成一粒粒獨(dú)立的晶粒62晶圓針測(cè)制程經(jīng)過WaferFab之制程後，晶涂（正）光刻膠選擇曝光熱氧化SiO2下面以N型硅上擴(kuò)散硼制做二極管為例，說明平面工藝的工藝流程。63涂（正）光刻膠選擇曝光熱氧化SiO2下面以N型去膠摻雜顯影（第1次圖形轉(zhuǎn)移）刻蝕（第2次圖形轉(zhuǎn)移）64去膠摻雜顯影（第1次圖形轉(zhuǎn)移）刻蝕（第2次圖形轉(zhuǎn)移）64蒸發(fā)鍍Al膜光刻Al電極CVD淀積SiO2膜光刻引線孔65蒸發(fā)鍍Al膜光刻Al電極CVD淀積SiO2膜光刻引線

1.3集成電路生產(chǎn)線

集成電路生產(chǎn)線(ICproductionLine)是實(shí)現(xiàn)IC制造的整體環(huán)境，由凈化廠房、工藝流水線和保證系統(tǒng)(供電、純水、氣體純化和試劑組成。IC發(fā)展到VLSI后，加工特征尺寸達(dá)到亞微米級(jí)，集成度上升到106以上，從而對(duì)各道工藝環(huán)節(jié)和制造環(huán)境的顆粒和微污染控制都很嚴(yán)格，IC生產(chǎn)線把相關(guān)的工藝設(shè)備視為一個(gè)整體，在群體內(nèi)實(shí)現(xiàn)高度的自動(dòng)控制，井保證相應(yīng)的凈化條件。硅片在群體間由機(jī)器人或機(jī)械手傳遞，整個(gè)生產(chǎn)過程實(shí)現(xiàn)了無紙化、在線質(zhì)量檢測(cè)、統(tǒng)計(jì)分析以及信息的實(shí)時(shí)管理。661.3集成電路生產(chǎn)線1.IC生產(chǎn)線模式

IC生產(chǎn)線主要有兩種模式：大批量生產(chǎn)線與標(biāo)準(zhǔn)工藝生產(chǎn)線。1).集成電路大批量生產(chǎn)線(ICMassProductionLine)這是一種傳統(tǒng)的IC生產(chǎn)線。其功能是大批量生產(chǎn)單品種(或品種系列)通用IC如各種DRAM生產(chǎn)線等。其產(chǎn)品由廠方自己設(shè)計(jì)，并對(duì)產(chǎn)品的最終性能負(fù)責(zé)。這種生產(chǎn)線的產(chǎn)品質(zhì)量穩(wěn)定、成本低廉，但缺乏柔性。其年投片量通常達(dá)到10萬片以上(相應(yīng)的年電路產(chǎn)量為幾千萬塊，乃至幾億塊)，才能達(dá)到經(jīng)濟(jì)生產(chǎn)規(guī)模而具有國(guó)際市場(chǎng)競(jìng)爭(zhēng)力。671.IC生產(chǎn)線模式IC生產(chǎn)線主要有兩

建立這樣一條生產(chǎn)線的資金已由數(shù)千萬美元上升到數(shù)億(10億以上)美元，生產(chǎn)運(yùn)行費(fèi)也相應(yīng)增加，而產(chǎn)品的單位功能價(jià)格卻繼續(xù)大幅度下降。2).標(biāo)準(zhǔn)工藝加工線(Foundry)Foundry引入IC后，通常稱之為晶園代工線，它是用來制造用戶特定設(shè)計(jì)的ASIC的一種方式，它運(yùn)用成熟的標(biāo)準(zhǔn)工藝為多方用戶服務(wù)，既保證有符合技術(shù)規(guī)范要求的性能，又保證有相當(dāng)高的成品率，還要按照用戶選擇，提供輔助性的服務(wù)，包括設(shè)計(jì)程序、試驗(yàn)和封裝等。68建立這樣一條生產(chǎn)線的資金已由數(shù)千萬美元上升到數(shù)億(1

通常使用方要首先通過Foundry的說明書，了解不同工藝的設(shè)計(jì)規(guī)則和指標(biāo)，然后以一定的數(shù)據(jù)形式提供文件。Foundry工程師們采用一定的軟件，將電路文件換成制版用數(shù)據(jù)。另一方面，具有設(shè)計(jì)專長(zhǎng)的系統(tǒng)公司，也可以按照Foundry的FET模型和版圖設(shè)計(jì)規(guī)則來設(shè)計(jì)IC。2.標(biāo)準(zhǔn)加工線用戶Foundry的用戶可分成三種主要類型：整機(jī)廠家、IC設(shè)計(jì)公司和IC芯片制造專業(yè)公司。各類用戶的表現(xiàn)特征如下表所示。69通常使用方要首先通過Foundry的說明用戶特征整機(jī)工廠采用Foundry形式制造專用的IC，用于自身的整機(jī)產(chǎn)品，增強(qiáng)競(jìng)爭(zhēng)力。IC設(shè)計(jì)公司將產(chǎn)品的設(shè)計(jì)Foundry的方式加工成IC產(chǎn)品，再銷售給整機(jī)廠家，提高自身的經(jīng)濟(jì)效益。IC芯片制造專業(yè)公司由于專業(yè)的Foundry生產(chǎn)線的制造成本較為低廉，采用Foundry的形式，可以騰出自已的加工能力，集中精力生產(chǎn)主流產(chǎn)品。Foundry用戶的表現(xiàn)特征70用戶特征整機(jī)工廠采用Foundry形式制造

Foundry的出現(xiàn)，是IC設(shè)計(jì)公司賴于生存和發(fā)展的基礎(chǔ)。也有相一些IC專業(yè)制造廠家利用別家的Foundry生產(chǎn)自己主導(dǎo)產(chǎn)品的配套產(chǎn)品。下面介紹Foundry的實(shí)例(TSM公司)。其投資及加工能力見下表。TSMC公司標(biāo)準(zhǔn)加工線投資及加工能力

生產(chǎn)線投資/億美元Φ150mm硅片月投能力運(yùn)行年份工藝技術(shù)FAB10.75104~14?103片1987年1.2μmFAB232?104~25?103片1990年0.8μm71Foundry的出現(xiàn)，是IC設(shè)計(jì)公司目前，許多半導(dǎo)體制造工廠面臨一些嚴(yán)峻的挑戰(zhàn)：一是建廠投資問題，由于建廠投資資金比投資工廠的收入增長(zhǎng)更快，許多公司難以負(fù)擔(dān)，特別是新一代更昂貴和風(fēng)險(xiǎn)更大，也減緩了技術(shù)革新的進(jìn)程；二是投資回報(bào)周期問題，因?yàn)榘雽?dǎo)體市場(chǎng)的競(jìng)爭(zhēng)很大部分取決于產(chǎn)品研制時(shí)間；三是產(chǎn)品的多品種和小批量問題，這必然增加了產(chǎn)品的成本。72目前，許多半導(dǎo)體制造工廠面臨一些嚴(yán)峻的

3.模擬工廠由于傳統(tǒng)的大批量生產(chǎn)的方式不能適應(yīng)小批量、多品種、短周期經(jīng)濟(jì)生產(chǎn)的要求，許多半導(dǎo)體廠家、大學(xué)和研究部門都在為半導(dǎo)體制造的柔性化和計(jì)算機(jī)集成制造(CIM)控制開辟新的途徑，因此，模擬工廠、可編程工廠等應(yīng)運(yùn)而生。1)．模擬工廠它是以各種不同層次的計(jì)算機(jī)模擬(例如：工藝、設(shè)備、器件、電路及生產(chǎn)線)為基礎(chǔ)來完成工廠中設(shè)計(jì)和制造加工的快速產(chǎn)生試樣的軟件環(huán)境。它們可以被用來設(shè)計(jì)工藝流程、評(píng)估工藝的可能性，使工廠生產(chǎn)率達(dá)到最佳化，預(yù)測(cè)產(chǎn)品的出廠時(shí)間，另外還有許多其他功能。733.模擬工廠73

2)．可編程工廠它基本上是用計(jì)算機(jī)控制的設(shè)備來裝備柔性化工廠，可用各種軟件對(duì)工藝、設(shè)備和生產(chǎn)操作程序進(jìn)行快速編程和重新組合?？删幊坦S的基礎(chǔ)就是廣泛應(yīng)用CIMS(計(jì)算機(jī)集成制造系統(tǒng))的新一代柔性多功能設(shè)備。這種設(shè)備能一次快速處理一個(gè)半導(dǎo)體晶片，就地完成多個(gè)工藝步驟，單片處理也便于實(shí)現(xiàn)現(xiàn)場(chǎng)和實(shí)時(shí)監(jiān)控。這種工藝設(shè)備是模塊式的，具有普通的機(jī)械和電子接口，模塊化和標(biāo)準(zhǔn)化的設(shè)備可減少技術(shù)升級(jí)所必需的設(shè)備數(shù)量和資金。而CIMS可用來制定規(guī)范、進(jìn)行監(jiān)控和信息管理，它能在時(shí)間和可靠性兩者之間進(jìn)行折衷，并可安排和跟蹤工廠中同時(shí)運(yùn)行的許多不同產(chǎn)品，使工廠的設(shè)備利用率最大。742)．可編程工廠74

3)．柔性制造技術(shù)指的是具有對(duì)生產(chǎn)條件變化或新環(huán)境及時(shí)作出響應(yīng)能力的生產(chǎn)過程。其柔性主要表現(xiàn)在：①生產(chǎn)設(shè)備的零件、部件可根據(jù)所加工產(chǎn)品的需求變換；②對(duì)加工產(chǎn)品的批量可平衡地作出重大而迅速的調(diào)整；③可對(duì)加工產(chǎn)品的性能參數(shù)作出迅速變換井及時(shí)投入生產(chǎn)；④可迅速而有效地綜合應(yīng)用新技術(shù)；⑤對(duì)用戶、貿(mào)易伙伴和供應(yīng)商的需求變化迅速作出反應(yīng)。753)．柔性制造技術(shù)751.4集成電路封裝1.4.1集成電路封裝工藝流程1.4.2封裝的作用1.4.3封裝類型1.4.4如何選擇封裝形式761.4集成電路封裝1.4.1集成電路封裝工藝流程761.4.1集成電路封裝工藝流程芯771.4.1集成電路封裝工藝流程芯771.4.2封裝的作用封裝是集成電路制造中的一項(xiàng)關(guān)鍵工藝。是為了制造出所生產(chǎn)的電路的保護(hù)層，避免電路受到機(jī)械性刮傷或是高溫破壞。典型的封裝過程(雙列直插式)見圖5(a)。它是先從硅片上切割得到芯片(稱為劃片)，再將合格的芯片粘接在底座的基板上，用引線鍵合技術(shù)(wirebonding)將芯片上的壓焊塊與引腳端口連接起來(稱為組裝)，然后塑料或陶瓷封裝技術(shù)將芯片包裝或密封起來形成外殼(稱為包封)，使集成電路能在各種環(huán)境和工作條件下穩(wěn)定、可靠地工作。陶瓷封裝和塑料封裝后的示意圖見圖5(b)、(c)。781.4.2封裝的作用78797980808181828283838484半導(dǎo)體制造過程後段（BackEnd）---后工序封裝（Packaging）：IC封裝依使用材料可分為陶瓷（ceramic）及塑膠（plastic）兩種，而目前商業(yè)應(yīng)用上則以塑膠構(gòu)裝為主。以塑膠構(gòu)裝中打線接合為例，其步驟依序?yàn)榫懈睿╠iesaw）、黏晶（diemount/diebond）、銲線/壓焊（wirebond）、封膠（mold）、剪切/成形（trim/form）、印字（mark）、電鍍（plating）及檢驗(yàn)（inspection）等。測(cè)試制程（InitialTestandFinalTest）85半導(dǎo)體制造過程後段（BackEnd）---后工序1.晶片切割/劃片（DieSaw）晶片切割之目的為將前製程加工完成之晶圓上一顆顆之晶粒（die）切割分離。舉例來說：以0.2微米制程技術(shù)生產(chǎn)，每片八寸晶圓上可制作近六百顆以上的64M微量。欲進(jìn)行晶片切割，首先必須進(jìn)行晶圓黏片，而後再送至晶片切割機(jī)上進(jìn)行切割。切割完後之晶粒井然有序排列於膠帶上，而框架的支撐避免了膠帶的皺摺與晶粒之相互碰撞。

861.晶片切割/劃片（DieSaw）晶片切割之目的為將前製

2.粘晶/粘片（DieBond）

粘晶之目的乃將一顆顆之晶粒置於導(dǎo)線架上並以銀膠（epoxy）粘著固定。粘晶完成後之導(dǎo)線架則經(jīng)由傳輸設(shè)備送至彈匣/片盒（magazine）內(nèi)，以送至下一制程進(jìn)行銲線/壓焊。872.粘晶/粘片（DieBond）3.銲線（WireBond）

IC封裝製程（Packaging）則是利用塑膠或陶瓷包裝晶粒與配線以成集成電路（IntegratedCircuit；簡(jiǎn)稱IC），此製程的目的是為了製造出所生產(chǎn)的電路的保護(hù)層，避免電路受到機(jī)械性刮傷或是高溫破壞。最後整個(gè)集成電路的周圍會(huì)向外拉出引線腳（Pin），稱之為打線，作為與外界電路板連接之用。883.銲線（WireBond）IC封裝製程4.封膠（Mold）

封膠之主要目的為防止?jié)駳庥赏獠壳秩?、以機(jī)械方式支持導(dǎo)線、內(nèi)部產(chǎn)生熱量之去除及提供能夠手持之形體。其過程為將導(dǎo)線架置於框架上並預(yù)熱，再將框架置於壓模機(jī)上的構(gòu)裝模上，再以樹脂充填並待硬化。

894.封膠（Mold）封

5.剪切/成形（Trim/Form）

剪切之目的為將導(dǎo)線架上構(gòu)裝完成之晶粒獨(dú)立分開，並把不需要的連接用材料及部份凸出之樹脂切除（dejunk）。成形之目的則是將外引腳壓成各種預(yù)先設(shè)計(jì)好之形狀，以便於裝置於電路版上使用。剪切與成形主要由一部沖壓機(jī)配上多套不同制程之模具，加上進(jìn)料及出料機(jī)構(gòu)所組成。

6.印字（Mark）印字乃將字體印於構(gòu)裝完的膠體之上，其目的在於註明商品之規(guī)格及製造者等資訊。

905.剪切/成形（Trim/Form）7.檢驗(yàn)（Inspection）

晶片切割之目的為將前製程加工完成之晶圓上一顆顆之檢驗(yàn)之目的為確定封裝完成之產(chǎn)品是否合於使用。其中項(xiàng)目包括諸如：外引腳之平整性、共面度、腳距、印字是否清晰及膠體是否有損傷等的外觀檢驗(yàn)。

917.檢驗(yàn)（Inspection）

晶片切1.芯片測(cè)試（wafersort）2.芯片目檢（dievisual）3.芯片粘貼測(cè)試（dieattach）4.壓焊強(qiáng)度測(cè)試（leadbondstrength）5.穩(wěn)定性烘焙（stabilizationbake）6.溫度循環(huán)測(cè)試（temperaturecycle）7.離心測(cè)試（constantacceleration）8.滲漏測(cè)試（leaktest）9.高低溫電測(cè)試10.高溫老化（burn-in）11.老化后測(cè)試（post-burn-inelectricaltest）典型的測(cè)試和檢驗(yàn)過程921.芯片測(cè)試（wafersort）典型的測(cè)試和檢驗(yàn)過程9

對(duì)封裝的要求有以下幾個(gè)方面：(1)對(duì)芯片起到保護(hù)作用，封裝后使芯片不受外界因素的影響而損壞，不因外部條件變化而影響芯片的正常工作；(2)封裝后芯片通過外引出線(或稱引腳)與外部系統(tǒng)有方便和可靠的電連接；(3)將芯片在工作中產(chǎn)生的熱能通過封裝外殼散播出去，從而保證芯片溫度保持在最高額度之下；(4)使芯片與外部系統(tǒng)實(shí)現(xiàn)可靠的信號(hào)傳輸，保持信號(hào)的完整性。除上述基本要求外，還希望封裝為使用和測(cè)試提供標(biāo)準(zhǔn)的引腳節(jié)距，希望封裝材料能與系統(tǒng)(如PCB板)所使用的材料在熱膨脹系數(shù)上相匹配或進(jìn)行補(bǔ)償?shù)取?3對(duì)封裝的要求有以下幾個(gè)方面：93隨著集成技術(shù)的發(fā)展，如芯片尺寸的加大、工作頻率的提高、使用功率的增大、引腳數(shù)目的增多等，對(duì)封裝技術(shù)提出了越來越高的要求，特別是電子整機(jī)系統(tǒng)的微型化、輕量化和便攜移動(dòng)化更強(qiáng)烈地要求集成電路的封裝向微小型化、多引腳數(shù)化和低成本發(fā)展。封裝成本已成為一個(gè)突出的問題。隨著芯片制造工藝水平和芯片成本串的提高，芯片本身的成本正不斷下降，從而使封裝成本在總制造成本的比重不斷上升，某些產(chǎn)品的封裝成本已超過芯片的制造成本，因而改進(jìn)封裝技術(shù)、提高封裝質(zhì)量、降低封裝成本、提高封裝成品率己成為降低集成電路總成本的關(guān)鍵因素。94隨著集成技術(shù)的發(fā)展，如芯片尺寸的加大

1.4.3封裝類型封裝有兩大類；一類是通孔插入式封裝(through-holepackage)；另一類為表面安裝式封裝(surfacemountedpackage)。每一類中又有多種形式。表l和表2是它們的圖例，英文縮寫、英文全稱和中文譯名。圖6示出了封裝技術(shù)在小尺寸和多引腳數(shù)這兩個(gè)方向發(fā)展的情況。

DIP是20世紀(jì)70年代出現(xiàn)的封裝形式。它能適應(yīng)當(dāng)時(shí)多數(shù)集成電路工作頻率的要求，制造成本較低，較易實(shí)現(xiàn)封裝自動(dòng)化印測(cè)試自動(dòng)化，因而在相當(dāng)一段時(shí)間內(nèi)在集成電路封裝中占有主導(dǎo)地位。951.4.3封裝類型95但DIP的引腳節(jié)距較大(為2.54mm)，并占用PCB板較多的空間，為此出現(xiàn)了SHDIP和SKDIP等改進(jìn)形式，它們?cè)跍p小引腳節(jié)距和縮小體積方面作了不少改進(jìn)，但DIP最大引腳數(shù)難以提高(最大引腳數(shù)為64條)且采用通孔插入方式，因而使它的應(yīng)用受到很大限制。為突破引腳數(shù)的限制，20世紀(jì)80年代開發(fā)了PGA封裝，雖然它的引腳節(jié)距仍維持在2.54mm或1.77mm，但由于采用底面引出方式，因而引腳數(shù)可高達(dá)500條～600條。96但DIP的引腳節(jié)距較大(為2.54mm英文縮寫英文全稱中文名DIPDualin-linepackage雙列直插式封裝SKDIPSkinnyDIP寬度變窄型雙列直插式封裝SHDIPShrinkDIP長(zhǎng)度縮小型雙列直插式封裝SIPSinglein-linepackage單列直插式封裝ZIPZigzagin-linepackage單邊交錯(cuò)直插式封裝PGAPingridarray針柵陣列式封裝97英文全稱中文名DIPDualin-linepackage英文縮寫英文全稱中文名SOPSmalloutlinePackage小外型封裝SOJJ-leadSOPJ型引線小外型封裝TSOPThinSOP薄型小外型封裝QFPQuadflatpackage四邊出腳扁平封裝SSOPShrinkSOP長(zhǎng)度縮小型小外型封裝98英文縮寫英文全稱中文名SOPSma英文縮寫英文全稱中文名TQFPThinQFP薄型四邊出腳扁平封裝PLCCPlasticleadedchipcarrier塑料J型有引線片式載體封裝LCC或CLCCCeramicleadlesschipcarrier陶瓷無引線片式載體封裝BGABallgridarray球焊陣列式封裝TABTapeautomatedbounding基帶自動(dòng)焊接式封裝CSPChipscalepackage芯片尺寸級(jí)封裝99英文縮寫英文全稱中文名TQFPTh隨著表面安裝技術(shù)(surfacemountedtechnology,SMT)的出現(xiàn)，DIP封裝的數(shù)量逐漸下降，表面安裝技術(shù)可節(jié)省空間，提高性能，且可放置在印刷電路板的上下兩面上。SOP應(yīng)運(yùn)而生，它的引腳從兩邊引出，且為扁平封裝，引腳可直接焊接在PCB板上，也不再需要插座。它的引腳節(jié)距也從DIP的2.54mm減小到1.77mm。后來有SSOP和TSOP改進(jìn)型的出現(xiàn)，但引腳數(shù)仍受到限制。100隨著表面安裝技術(shù)(surfacemQFP也是扁平封裝，但它們的引腳是從四邊引出，且為水平直線，其電感較小，可工作在較高頻率。引腳節(jié)距進(jìn)一步降低到1.00mm，以至0.65mm和0.5mm，引腳數(shù)可達(dá)500條，因而這種封裝形式受到廣泛歡迎。但在管腳數(shù)要求不高的情況下，SOP以及它的變形SOJ(J型引腳)仍是優(yōu)先選用的封裝形式，也是目前生產(chǎn)最多的一種封裝形式。101QFP也是扁平封裝，但它們的引腳是從四

為解決單一芯片集成度低和功能不夠完善的問題，把多個(gè)高集成度、高性能、高可靠性的芯片，在高密度多層互聯(lián)基板上用SMD技術(shù)組成多種多樣的電子模塊系統(tǒng)，從而出現(xiàn)MCM(MultiChipModel)多芯片模塊系統(tǒng)。MCM是將多個(gè)裸芯片直接安裝在單個(gè)載體或基板上，再通過高導(dǎo)電金屬將裸芯片之間連接起來，最后用鑄塑或陶瓷包封技術(shù)封裝成一個(gè)模塊(module)。由于在一個(gè)模塊中含有多個(gè)芯片，不僅提高廠封裝密度，還由于多個(gè)芯片之間的間距減小，布線密度提高，以至整個(gè)模塊的性能以及可靠性都有明顯提高(這是與多個(gè)獨(dú)立的單芯片封裝后再在PCB板上連接起來相比較而言)。102為解決單一芯片集成度低和功能不夠完善的問題，把

目前MCM封裝技術(shù)中有三種形式：MCM-C，MCM-L，MCM-D。MCM-C是利用陶瓷作為襯底，采用厚膜工藝來制作。MCM-L是以層壓有機(jī)板形成基板，采用多層線路板制造工藝來制作。MCM-D是以硅器件制造工藝為基礎(chǔ)，通過薄膜淀積技術(shù)形成多層互連線和互連之間的多層絕緣層。二者相比較，MCM-D是最理想的一種，但它的成本較昂貴，因而其推廣應(yīng)用受到影響。此外，裸芯片的保存、運(yùn)輸以及裸芯片本身的測(cè)試還存在許多技術(shù)問題，尚有待進(jìn)一步解決。103目前MCM封裝技術(shù)中有三種形式：MCM1.4.4如何選擇封裝形式對(duì)于通用的標(biāo)準(zhǔn)集成電路產(chǎn)品，其封裝類型和形式已由制造商在手冊(cè)中說明。但對(duì)于ASIC來說，封裝形式的選擇則是ASIC設(shè)計(jì)中的一個(gè)重要組成部分，而且應(yīng)該在集成電路早期的指標(biāo)性能設(shè)計(jì)階段就加以考慮。如果在封裝的選擇上發(fā)生錯(cuò)誤同樣會(huì)導(dǎo)致整個(gè)設(shè)計(jì)的重新修改。1041.4.4如何選擇封裝形式104

在選擇封裝時(shí)需要考慮的問題是：

1.管腳數(shù)當(dāng)然所選擇的封裝式其總管腳數(shù)應(yīng)等于或大于集成電路芯片所需要的引出入端數(shù)(包括輸人，輸出，控制端、電源端、地線端等的總數(shù))。有時(shí)設(shè)計(jì)者只考慮總管腳數(shù)已與所需引出入端數(shù)相等是不夠的，還必須號(hào)慮信號(hào)、電源、地端口在管殼上所處的方位，因?yàn)橐粋€(gè)集成電路塊總是要放在印刷電路板上并與其他集成電路塊相連接，各個(gè)端口的位置將直接影響印刷電路板的布局布線。105在選擇封裝時(shí)需要考慮的問題是：105

2．腔體的尺寸一定要有足夠的腔體大小保證裸芯片能夠安裝進(jìn)去。一個(gè)集成電路設(shè)計(jì)者必須充分了解每種封裝對(duì)芯片尺寸的限制，這種限制包括長(zhǎng)度和寬度兩個(gè)方面。也就是說，如果對(duì)某一已完成的芯片沒計(jì)，發(fā)現(xiàn)長(zhǎng)度方向有足夠的空間，但寬度方向卻不夠，這時(shí)需要改變?cè)O(shè)計(jì)或者改選另一種封裝。3．引腳節(jié)距的尺寸除了管腳數(shù)、腔體尺寸外還要選擇引腳節(jié)距的尺寸。因?yàn)橥瑯右粋€(gè)24條腳的DIP封裝，其節(jié)距有2.54mm和1.77mm兩種，不同的節(jié)距會(huì)使總的封裝尺寸不同。因此，集成電路設(shè)計(jì)者應(yīng)畫出封裝的外形尺寸圖作為提供給用戶的完整性能手冊(cè)的一部分。1062．腔體的尺寸106

4．封裝高度有些封裝有普通型、薄型和超薄型之分。當(dāng)然只有在特殊需要即厚度空間受到限制時(shí)才選擇較薄的封裝形式，因?yàn)檫@會(huì)帶來成本的提高。

5．安裝類型的選擇選擇通孔插入式還是表面安裝式是首先要決定的問題，因?yàn)閮煞N安裝技術(shù)很不相同，當(dāng)然表面安裝式會(huì)節(jié)約印刷電路板的面積，但在技術(shù)上也帶來一些新的問題。引腳的平面一致性不夠時(shí)會(huì)使有的引腳不同時(shí)接觸到焊接表面因而造成虛焊等問題。如果采用有底座方式，則應(yīng)考慮底座的代價(jià)和它的尺寸大小和高度。1074．封裝高度107

6．散熱性能和條件在了解封裝供應(yīng)商給出的熱阻值后，應(yīng)計(jì)算出芯片可能達(dá)到的最高溫度，計(jì)算時(shí)應(yīng)先確定最壞的外界環(huán)境溫度。對(duì)于密封或敞開、有無通風(fēng)等不同情況，外界環(huán)境溫度會(huì)有明顯的差別。同時(shí)還要考慮周圍是否有耗散熱量大的器件如大電流輸出晶體管、電壓調(diào)整器等，如有，則局部區(qū)域的溫度會(huì)顯著高于平均的環(huán)境溫度。如果考慮采用散熱片幫助散熱，則應(yīng)考慮散熱片的重量、高度以及如何固定在印刷電路板上使散熱最為有效等問題。上述問題都會(huì)直接影響封裝成本，而封裝成本是ASIC設(shè)計(jì)者必須慎重加以考慮的。1086．散熱性能和條件108

1.5集成電路工藝小結(jié)前工序圖形轉(zhuǎn)換技術(shù)：主要包括光刻、刻蝕等技術(shù)薄膜制備技術(shù)：主要包括外延、氧化、化學(xué)氣相淀積、物理氣相淀積(如濺射、蒸發(fā))等摻雜技術(shù)：主要包括擴(kuò)散和離子注入等技術(shù)1091.5集成電路工藝小結(jié)前工序109后工序劃片封裝測(cè)試?yán)匣Y選輔助工序超凈廠房技術(shù)超純水、高純氣體制備技術(shù)光刻掩膜版制備技術(shù)材料準(zhǔn)備技術(shù)110后工序輔助工序110fablessfoundrymasktestPackaging111fablessfoundrymasktestPackaginProcessFlowofAnnealedWaferCrystalGrowthSlicingGraphiteHeaterSiMeltSiCrystalPolishingWaferingHighTemp.AnnealingFurnaceAnnealedWaferDefectFreeSurfacebyAnnealing(SurfaceImprovement）SurfaceDefectMapPolishedWafer晶圓退火工藝流程晶體生長(zhǎng)晶圓制作硅晶體熔硅切片拋光拋光片高溫退火退火后的晶圓退火爐（改善表面）利用退火消除缺陷石墨加熱器112ProcessFlowofAnnealedWafer1.6集成電路的基本制造工藝

流程（本節(jié)編號(hào)及插圖編號(hào)同教材第1章）1.1雙極集成電路的基本制造工藝1.1.1典型的雙極集成電路工藝pn結(jié)隔離與介質(zhì)隔離1.1.2雙極集成電路中元件的形成過程和元件結(jié)構(gòu)1131.6集成電路的基本制造工藝流程（本節(jié)編號(hào)及插圖編號(hào)同教pn結(jié)隔離與介質(zhì)隔離1.采用集電極接觸孔磷穿透工藝的PN結(jié)隔離SBC—StandardBuriedCollectorProcess標(biāo)準(zhǔn)隱埋集電極隔離工藝114pn結(jié)隔離與介質(zhì)隔離1.115115絕緣介質(zhì)隔離(DI—DielectricIsolation)(a)氧化，光刻(b)各向異性腐蝕，刻出V形槽(c)熱生長(zhǎng)1μm的SiO2(d)生長(zhǎng)250μm的多晶硅(e)研磨背面的單晶硅，直到磨出單晶硅島為止(f)在硅島上制作各種類型的器件116絕緣介質(zhì)隔離(DI—DielectricIsolationpn結(jié)隔離技術(shù)目的：使做在不同隔離區(qū)的元件實(shí)現(xiàn)電隔離結(jié)構(gòu)：如圖所示特點(diǎn)：為降低集電極串聯(lián)電阻rCS，在P型襯底與n型外延之間加一道n+埋層，提供IC的低阻通路。為進(jìn)一步降低集電極串聯(lián)電阻rCS集電極接觸區(qū)加磷穿透擴(kuò)散（應(yīng)在基區(qū)擴(kuò)散之前進(jìn)行）為減小隔離槽的實(shí)際寬度可采用對(duì)通隔離技術(shù)117pn結(jié)隔離技術(shù)117

對(duì)通隔離技術(shù)在n+埋層擴(kuò)散后，先進(jìn)行p+濃硼下隔離擴(kuò)散，去除氧化層后，生長(zhǎng)n型外延，然后在進(jìn)行p+濃硼上隔離擴(kuò)散的同時(shí)，做縱向pnp管（將在模擬IC中使用這種器件）的發(fā)射區(qū)擴(kuò)散，這樣可縮短擴(kuò)散時(shí)間，使橫向擴(kuò)散尺寸大為降低，節(jié)省了芯片面積。對(duì)通隔離技術(shù)示意圖118對(duì)通隔離技術(shù)對(duì)通隔離技術(shù)示意圖118PN結(jié)隔離的制造工藝

（a）P-Si襯底（b）氧化（c）光刻掩模1

（d）腐蝕（e）N+埋層擴(kuò)散（f）外延及氧化

（g）光刻掩模2（i）P+隔離擴(kuò)散及氧化（正膠）119PN結(jié)隔離的制造工藝

（a）P-Si襯底（b）氧化（c）在隔離島上制作NPN型管的工藝流程及剖面圖掩膜1選擇埋層擴(kuò)散區(qū)掩膜2選擇隔離擴(kuò)散區(qū)120在隔離島上制作NPN型管的工藝流程及剖面圖掩膜1選擇掩膜2121121122122123123124124125125126126127127128128129129典型的PN結(jié)隔離的摻金TTL電路工藝流程圖(p.1)一次氧化襯底制備隱埋層擴(kuò)散外延淀積熱氧化隔離光刻隔離擴(kuò)散再氧化基區(qū)擴(kuò)散再分布及氧化發(fā)射區(qū)光刻背面摻金發(fā)射區(qū)擴(kuò)散反刻鋁接觸孔光刻鋁淀積隱埋層光刻基區(qū)光刻再分布及氧化鋁合金淀積鈍化層中測(cè)壓焊塊光刻掩膜1掩膜2掩膜3掩膜4掩膜5掩膜6掩膜7圖1.1朱正涌教材：1頁(yè)130典型的PN結(jié)隔離的摻金TTL電路工藝流程圖(p.1)一次氧化

因?yàn)槊看喂饪毯?，氧化、擴(kuò)散前都要進(jìn)行化學(xué)清洗，所以總的工序約40道左右。在“典型的PN結(jié)隔離的摻金TTL電路工藝流程圖”的圖1.1中只列出了主要的工序，沒有列出化學(xué)清洗及中測(cè)以后的工序，如裂片、壓焊、封裝等后工序，但我們對(duì)后工序要有足夠的重視，因?yàn)楹蠊ば蛩嫉某杀颈壤^大，對(duì)產(chǎn)品成品率的影響也較大。131因?yàn)槊看喂饪毯螅趸?、擴(kuò)散前都要

雙極集成電路中元件的形成過程和元件結(jié)構(gòu)

由典型的PN結(jié)隔離的摻金TTL電路工藝制作的集成電路中的晶體管的剖面圖如圖1所示，它基本上由表面圖形(由光刻掩模決定)和雜質(zhì)濃度分布決定。下面結(jié)合主要工藝流程來介紹雙極型集成電路中元器件的形成過程及其結(jié)構(gòu)。ALSiO2BPP+P-SUBN+ECN+-BLN-epiP+圖1.2典型數(shù)字集成電路中NPN晶體管剖面圖朱正涌教材：2頁(yè)132雙極集成電路中元件的形成過程和元件結(jié)構(gòu)

1.襯底選擇

對(duì)于典型的PN結(jié)隔離雙極集成電路來說，襯底一般選用P型硅。

為了提高隔離結(jié)的擊穿電壓而又不使外延層在后續(xù)工藝中下推太多，襯底電阻率選ρ≈10Ω.cm，為了獲得良好的PN結(jié)面，減少外延層的缺陷，選用(111)晶向，稍偏離2°~5°。晶圓（晶片）的生產(chǎn)由砂即（二氧化硅）開始，經(jīng)由電弧爐的提煉還原成冶煉級(jí)的硅，再經(jīng)由鹽酸氯化，產(chǎn)生三氯化硅，經(jīng)蒸餾純化后，透過慢速分解過程，制成棒狀或粒狀的「多晶硅」。一般晶圓制造廠，將多晶硅融解后，再利用硅晶種慢慢拉出單晶硅晶棒。一支85公分長(zhǎng)，重76.6公斤的8吋硅晶棒，約需2天半時(shí)間長(zhǎng)成。經(jīng)研磨、拋光、切片后，即成半導(dǎo)體之原料晶圓片。1331.襯底選擇

2.第一次光刻—N+埋層擴(kuò)散孔

由于集成電路中的晶體管是三結(jié)四層結(jié)構(gòu)，集成電路中各元件的端點(diǎn)都從上表面引出，并在上表面實(shí)現(xiàn)互連，為了減小晶體管集電極的串聯(lián)電阻，減小寄生PNP管的影響，在制作元器件的外延層和村底之間需要作N+隱埋層。

N+埋層的作用：1、減小集電極串聯(lián)電阻，2、減小寄生PNP管的影響要求：1、雜質(zhì)固濃度大2、高溫時(shí)在Si中的擴(kuò)散系數(shù)小，以減小上推3、與襯底晶格匹配好，以減小應(yīng)力因此最理想的隱埋層雜質(zhì)是砷(As)。圖1.3朱正涌教材：2頁(yè)1342.第一次光刻—N+埋層擴(kuò)散孔3.外延層淀積1、VPE（Vaporousphaseepitaxy)氣相外延生長(zhǎng)硅SiCl4+H2→Si+HCl2、外延層淀積時(shí)應(yīng)考慮的設(shè)計(jì)參數(shù)主要是外延層電阻率ρepi和外延層厚度Tepi，為了使結(jié)電容Cjs，Cjc小，擊穿電壓BVCEO高，以及在以后的熱處理過程中外延層下推的距離小，ρepi應(yīng)選得高一些；為了使集電極串聯(lián)電阻rcs小和飽和壓降VCES小，又希望ρepi低一些。這兩者是矛盾的，需加以折衷。對(duì)于TTL電路來說，電源電壓Vcc＝5V，所以對(duì)BVCEO的要求不高，但對(duì)rcs，VCES的要求高，所以可以選取ρepi=02Ω·cm，相應(yīng)的厚度也較小，Tepi＝3～7μm；外延層厚度了，應(yīng)滿足Tepi>Xjc+Xmc+TBL-up+tepi-ox

即外延層的厚度Tepi應(yīng)大于集電極結(jié)深Xjc、集電極耗盡層寬度Xmc、埋層擴(kuò)散上推移距離TBL-up和為外延層后各道工序生成的氧化層所消耗的延層的厚度tepi-ox之和SiO2N+-BLP-SUBN-epiN+-BL圖1.4朱正涌教材：2頁(yè)1353.外延層淀積1、VPE（Vaporousphas第二次光刻—P+隔離擴(kuò)散孔在襯底上形成孤立的外延層島,實(shí)現(xiàn)元件的隔離。SiO2N+-BLP-SUBN-epiN+-BLN-epiP+P+P+涂膠—烘烤---掩膜（曝光）---顯影---堅(jiān)膜—蝕刻—清洗—去膠--清洗—P+擴(kuò)散(濃硼B(yǎng)+)，擴(kuò)透外延層圖1.5朱正涌教材：3頁(yè)136第二次光刻—P+隔離擴(kuò)散孔在襯底上形成孤立的外延層島,實(shí)現(xiàn)元第三次光刻—P型基區(qū)擴(kuò)散孔決定NPN管的基區(qū)擴(kuò)散（基區(qū)和硼擴(kuò)電阻）位置范圍SiO2N+-BLP-SUBN-epiN+-BLP+P+P+PP去SiO2—氧化--涂膠—烘烤---掩膜（曝光）---顯影---堅(jiān)膜—蝕刻—清洗—去膠—清洗—P基區(qū)擴(kuò)散(B)圖1.6硼擴(kuò)電阻基區(qū)擴(kuò)散朱正涌教材：4頁(yè)137第三次光刻—P型基區(qū)擴(kuò)散孔決定NPN管的基區(qū)擴(kuò)散（基第四次光刻—N+發(fā)射區(qū)擴(kuò)散孔集電極和N型電阻的接觸孔,以及外延層的反偏孔。Al和N-Si的接觸，只有ND≥1019cm-3時(shí)，才能形成歐姆接觸，所以必須進(jìn)行集電極接觸孔的N+擴(kuò)散。

去SiO2—氧化--涂膠—烘烤---掩膜（曝光）---顯影---堅(jiān)膜—蝕刻—清洗—去膠—清洗—N+擴(kuò)散（濃磷P+）N+發(fā)射區(qū)擴(kuò)散孔圖1.7集電極接觸孔外延層的反偏孔朱正涌教材：4頁(yè)138第四次光刻—N+發(fā)射區(qū)擴(kuò)散孔集電極和N型電阻的接觸孔,去Si第五次光刻—引線接