FPGA時序約束之Skew講解_第1頁
FPGA時序約束之Skew講解_第2頁
FPGA時序約束之Skew講解_第3頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

第第頁FPGA時序約束之Skew講解3Skew講解

針對第2章節(jié)時序路徑中用到skew，在本章再仔細(xì)講解一下。

Skew分為兩種情況：一是positiveskew（上升沿偏斜），一是negativeskew（下降沿偏斜）。

positiveskew（上升沿偏斜）可以參考下圖表示，實際上是增加了后一級（寄存器）的觸發(fā)時間。比如寄存器1產(chǎn)生數(shù)據(jù)后，寄存器2在Tclk+Tskew后才能采集到數(shù)據(jù)。

相比于positiveskew（上升沿偏斜），negativeskew（下降沿偏斜）相當(dāng)于減少了后一級寄存器的觸發(fā)時間，比如寄存器1產(chǎn)生數(shù)據(jù)后，寄存器2在Tclk-Tskew后就能采集到數(shù)據(jù)?？赏ㄟ^下圖理解：

針對于第2章（FPGA）時序約束理論篇講解的時序路徑（包括公式計算），可以用下面這個圖來表示時序關(guān)系就更加容易理解。其中直觀的表現(xiàn)了要減去Tskew的原因。

Tclk≥Tco+T（logic）+Trou（te）+Tsetup-Tskew

NOTE:

1.在系統(tǒng)穩(wěn)定后，均是是positiveskew的狀態(tài)，但即便是positiveskew，綜合工具在計算時序時，也不會把多出來的Tskew算進(jìn)去。相當(dāng)于還是按照嚴(yán)格標(biāo)準(zhǔn)去滿足時序；

2.對于同步設(shè)計Tskew可忽略(認(rèn)為其值為0)，因為FPGA中的（時鐘）樹會盡量保證到每個寄存器的延遲相同。

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論