數(shù)字電子技術(shù)04

4觸發(fā)器4.1RS鎖存器4.2電平觸發(fā)的觸發(fā)器4.3主從觸發(fā)器4.4邊沿觸發(fā)器4.5觸發(fā)器的邏輯功能及相互轉(zhuǎn)換

在數(shù)字系統(tǒng)中，不但需要能夠?qū)Χ敌盘?hào)進(jìn)行邏輯運(yùn)算和算術(shù)運(yùn)算的組合邏輯電路，還需要具有記憶功能的時(shí)序邏輯電路將這些信號(hào)和運(yùn)算結(jié)果保存起來。觸發(fā)器(FlipFlop)是最基本、最重要的時(shí)序單元電路，也是構(gòu)成時(shí)序邏輯電路的基本單元電路。

觸發(fā)器的電路結(jié)構(gòu)和觸發(fā)方式有多種，同時(shí)也具有不同的邏輯功能。觸發(fā)器包括雙穩(wěn)態(tài)、單穩(wěn)態(tài)和無穩(wěn)態(tài)觸發(fā)器等，本章所介紹的是雙穩(wěn)態(tài)觸發(fā)器，即其輸出有兩個(gè)穩(wěn)定狀態(tài)-——0狀態(tài)和1狀態(tài)，能儲(chǔ)存1位二進(jìn)制信息。

觸發(fā)器由邏輯門電路和適當(dāng)?shù)姆答侂娐方M成，每個(gè)觸發(fā)器可以存儲(chǔ)1位二值信息。它具有兩個(gè)互補(bǔ)的輸出端，其輸出狀態(tài)不僅與當(dāng)前輸入有關(guān)，而且與上一時(shí)刻的輸出有關(guān)。4.1RS鎖存器4.1.1RS鎖存器的電路結(jié)構(gòu)4.1.2

工作原理及邏輯功能4.1.1RS鎖存器的電路結(jié)構(gòu)RS鎖存器，又稱SR鎖存器(Set-ResetLatch)，是各種觸發(fā)器電路的基本構(gòu)成部分。雖然它也有兩個(gè)能保持的穩(wěn)定狀態(tài)，但由于它的輸出置1或置0操作是由輸入的置1、置0信號(hào)直接完成，不需要觸發(fā)信號(hào)觸發(fā)，故稱為鎖存器。(a)邏輯圖(b)邏輯符號(hào)4.1.2工作原理及邏輯功能③R=0，S=0若Q初態(tài)為0則次態(tài)為0；若Q初態(tài)為1則次態(tài)為1。狀態(tài)保持④R=1，S=1在這種狀態(tài)下，當(dāng)R、S信號(hào)由“1”→“0”后，由于兩個(gè)或非門傳輸時(shí)間不等，輸出狀態(tài)將不能確定。（應(yīng)避免這種情況）。約束條件:SR=0①R=0，S=1，鎖存器處于1態(tài)，置1（置位）。②R=1，S=0，鎖存器處于0態(tài)，置0（復(fù)位）。SRQ鎖存器狀態(tài)00110101不變010不變100保持置0置1不定或非門構(gòu)成的RS鎖存器的功能表RS鎖存器的保持和置1、置0功能，是時(shí)序邏輯電路存儲(chǔ)單元應(yīng)具備的最基本功能。約束條件:SR=0RS鎖存器也可以用與非門構(gòu)成，如下圖所示。這個(gè)電路是以低電平作為有效輸入信號(hào)的，所以輸入端分別用

、表示。在圖示邏輯符號(hào)中，輸入端的小圓圈表示低電平為實(shí)際輸入信號(hào)，也稱低電平有效。(a)邏輯圖(b)邏輯符號(hào)Q鎖存器狀態(tài)11001010不變011不變101保持置0置1不定與非門構(gòu)成的RS鎖存器的功能表RS鎖存器存在以下特點(diǎn)：

(1)直接置位/復(fù)位。RS鎖存器在沒有有效電平輸入時(shí)具有記憶存儲(chǔ)功能，可以保持原狀態(tài)不變。在外加輸入信號(hào)作用下，鎖存器輸出狀態(tài)直接受輸入信號(hào)所控制，可以實(shí)現(xiàn)置位或復(fù)位功能。

(2)存在約束。不管是或非門還是與非門構(gòu)成的RS鎖存器都存在約束條件，這就使其應(yīng)用受到了很大的限制。約束條件:SR=14.2.1電路結(jié)構(gòu)4.2電平觸發(fā)的觸發(fā)器4.2.2工作原理及邏輯功能4.2.3電平觸發(fā)D觸發(fā)器4.2.4電平觸發(fā)方式的工作特點(diǎn)4.2.1同步RS觸發(fā)器電路結(jié)構(gòu)

同步是指觸發(fā)器狀態(tài)的改變與時(shí)鐘脈沖CP同步。

CP功能：觸發(fā)器的控制端，控制電路由輸入信號(hào)所決定的狀態(tài)觸發(fā)翻轉(zhuǎn)的時(shí)間。即S、R的選通信號(hào)。CP優(yōu)先于S、R。我們稱CP作用前的輸出為初態(tài)（現(xiàn)態(tài)），用Qn表示;CP作用后的輸出為次態(tài)，用Qn+1表示。(a)邏輯圖(b)邏輯符號(hào)⑴CP＝0，G3、G4封鎖，Q不變；⑵CP＝1，G3、G4打開，鎖存器狀態(tài)由SR決定。①R=0，S=1，置1（置位）Qn+1=1②R=1，S=0，置0（復(fù)位）Qn+1=0③R=0，S=0，保持Qn+1=Qn④R=1，S=1，不定（特指CP由1翻轉(zhuǎn)到0狀態(tài)后）約束條件:SR=04.2.2工作原理及邏輯功能功能表特性方程（用卡諾圖化簡(jiǎn)）011100不定不定同步RS觸發(fā)器輸入波形如下圖所示，試畫出輸出Q和端的電壓波形。設(shè)觸發(fā)器初始狀態(tài)為Q=0。不定不定Q12345CPSR4.2.3電平觸發(fā)D觸發(fā)器(a)邏輯圖(b)邏輯符號(hào)置10111置01001保持不變不變×0功能QDCPQ4.2.4電平觸發(fā)方式的工作特點(diǎn)(1)只有當(dāng)CP為有效電平時(shí)，觸發(fā)器封鎖才能被打開，按照輸入信號(hào)將觸發(fā)器輸出設(shè)置成相應(yīng)的狀態(tài)。

(2)在CP為有效電平期間，輸入信號(hào)的變化隨時(shí)可以引起輸出狀態(tài)的改變。CP翻轉(zhuǎn)為無效狀態(tài)后，觸發(fā)器輸出將保持翻轉(zhuǎn)前那一瞬時(shí)的狀態(tài)。4.3主從觸發(fā)器4.3.1主從RS觸發(fā)器4.3.2主從JK觸發(fā)器4.3.1主從RS觸發(fā)器1.電路結(jié)構(gòu)

脈沖邊沿觸發(fā)的主從觸發(fā)器由兩個(gè)相同的電平觸發(fā)同步RS觸發(fā)器組成。其中，由G1～G4組成的觸發(fā)器稱為從觸發(fā)器，由G5～G8組成的觸發(fā)器稱為主觸發(fā)器，因此也常將此電路稱為主從RS觸發(fā)器。主從兩個(gè)觸發(fā)器的時(shí)鐘信號(hào)反相。時(shí)鐘信號(hào)代表低電平有效2.工作原理（1）接收輸入信號(hào)過程CP=1期間：主觸發(fā)器控制門G7、G8打開，接收輸入信號(hào)R、S，從觸發(fā)器控制門G3、G4封鎖，其狀態(tài)保持不變。（2）輸出信號(hào)過程CP下降沿到來時(shí)，主觸發(fā)器控制門G7、G8封鎖，在CP=1期間接收的內(nèi)容被存儲(chǔ)起來。同時(shí)，從觸發(fā)器控制門G3、G4被打開，主觸發(fā)器將其接收的內(nèi)容送入從觸發(fā)器，輸出端隨之改變狀態(tài)。在CP=0期間，由于主觸發(fā)器保持狀態(tài)不變，因此受其控制的從觸發(fā)器的狀態(tài)也即Q、Q的值當(dāng)然不可能改變。

由于主從RS觸發(fā)器由兩個(gè)完全相同的同步RS觸發(fā)器組成，因此其邏輯功能表、特性方程和同步RS觸發(fā)器相同，唯一的變化就是由電平觸發(fā)轉(zhuǎn)換為脈沖邊沿觸發(fā)。4.3.2主從JK觸發(fā)器1.電路結(jié)構(gòu)主從RS觸發(fā)器的缺點(diǎn)：使用時(shí)有約束條件RS=0。

為此，將觸發(fā)器的兩個(gè)互補(bǔ)的輸出端信號(hào)通過兩根反饋線分別引到輸入端的G7、G8門，這樣，就構(gòu)成了JK觸發(fā)器。2.工作原理代入主從RS觸發(fā)器的特性方程，即可得到主從JK觸發(fā)器的特性方程：將主從JK觸發(fā)器沒有約束。CP下降沿（負(fù)跳沿）有效4.4邊沿觸發(fā)器4.4.1CMOS傳輸門構(gòu)成的邊沿D觸發(fā)器4.4.2維持-阻塞邊沿D觸發(fā)器4.4.3利用門電路傳輸延遲時(shí)間的邊沿JK觸發(fā)器4.4.1CMOS傳輸門構(gòu)成的邊沿D觸發(fā)器1.電路結(jié)構(gòu)

圖示電路中反相器和傳輸門均為CMOS電路。雖然電路結(jié)構(gòu)也為主從結(jié)構(gòu)，但其卻沒有一次變化問題，具有邊沿觸發(fā)器的特性，故歸為邊沿觸發(fā)器。電路邏輯符號(hào)中C1前端的“＞”代表邊沿觸發(fā)，小圓圈代表下降沿有效。2.工作原理及邏輯功能

TG1導(dǎo)通，TG2斷開——輸入信號(hào)D送入主鎖存器。TG3斷開，TG4導(dǎo)通——從鎖存器維持在原來的狀態(tài)不變。(1)CP=1時(shí):Q

跟隨D端的狀態(tài)變化，使Q

=D。

(2)CP由1跳變到0

:觸發(fā)器的狀態(tài)僅僅取決于CP信號(hào)下降沿到達(dá)前瞬間的D信號(hào)TG3導(dǎo)通，TG4斷開——從鎖存器Q

的信號(hào)送Q端。TG1斷開，TG2導(dǎo)通——主鎖存器維持原態(tài)不變。

Qn+1=D4.4.3

利用門電路傳輸延遲時(shí)間的邊沿JK觸發(fā)器邊沿觸發(fā)器的輸出僅在時(shí)鐘脈沖有效沿(上升沿或下降沿)到來時(shí)發(fā)生翻轉(zhuǎn)

4.5.1

觸發(fā)器邏輯功能分類4.5

觸發(fā)器的邏輯功能及相互轉(zhuǎn)換4.5.3觸發(fā)器的電氣特性

4.5.2觸發(fā)器功能轉(zhuǎn)換4.5.1

觸發(fā)器邏輯功能分類D觸發(fā)器JK觸發(fā)器T觸發(fā)器RS觸發(fā)器1.RS觸發(fā)器RS觸發(fā)器的狀態(tài)轉(zhuǎn)換圖RS觸發(fā)器2.JK觸發(fā)器JK觸發(fā)器由JK觸發(fā)器的功能表、特性方程和狀態(tài)轉(zhuǎn)換圖均可看出，當(dāng)J=1，K=0時(shí)，觸發(fā)器的次態(tài)被置1；當(dāng)J=0，K=1時(shí)，觸發(fā)器的次態(tài)被置0；當(dāng)J=0，K=0時(shí)，觸發(fā)器狀態(tài)保持不變；當(dāng)J=1，K=1時(shí)，觸發(fā)器翻轉(zhuǎn)。在所有類型的觸發(fā)器中，JK觸發(fā)器功能最為全面，它能夠執(zhí)行置1、置0、保持和翻轉(zhuǎn)四種操作，并可通過附加簡(jiǎn)單的電路而轉(zhuǎn)換為其他功能的觸發(fā)器，因此在數(shù)字電路中有較廣泛的應(yīng)用。功能表

Qn

DQn+1000011100111

特性方程Qn+1=D

狀態(tài)圖3.D觸發(fā)器

集成雙D觸發(fā)器74HC744.T觸發(fā)器特性方程狀態(tài)轉(zhuǎn)換圖特性表011101110000T邏輯符號(hào)5.T′觸發(fā)器邏輯符號(hào)特性方程時(shí)鐘脈沖每作用一次，觸發(fā)器翻轉(zhuǎn)一次。4.5.2觸發(fā)器功能轉(zhuǎn)換JK觸發(fā)器轉(zhuǎn)換成其他觸發(fā)器需要注意的是，所轉(zhuǎn)換成的觸發(fā)器的時(shí)鐘脈沖有效沿均與所設(shè)的JK觸發(fā)器一致為下降沿，若需設(shè)定為上升沿翻轉(zhuǎn)，僅需在時(shí)鐘脈沖輸入端前加一非門。JK觸發(fā)器轉(zhuǎn)換成其他功能的觸發(fā)器

2.D觸發(fā)器轉(zhuǎn)換成其他觸發(fā)器D觸發(fā)器和JK觸發(fā)器的特性方程為聯(lián)立兩式，得D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器

D觸發(fā)器轉(zhuǎn)換成T′觸發(fā)器

本章小結(jié)

觸發(fā)器是構(gòu)成時(shí)序邏輯電路的基本邏輯單元，本章所介紹的雙穩(wěn)態(tài)觸發(fā)器具有兩個(gè)基本特點(diǎn)：其一，在一定條件下，觸發(fā)器可維持在兩種穩(wěn)定狀態(tài)(0或1)之一而保持不變；其二，在一定外加信號(hào)作用下，觸發(fā)器可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)。這就使得觸發(fā)器具有了記憶功能，可以保存1位二