晶圓級(jí)封裝失效分析及標(biāo)準(zhǔn)現(xiàn)狀

晶圓級(jí)封裝失效分析及標(biāo)準(zhǔn)現(xiàn)狀

0wlp封裝工藝隨著集成電路技術(shù)的發(fā)展，芯片工藝結(jié)構(gòu)的典型線寬逐漸縮小，芯片集成度越來越高，功能越來越復(fù)雜，這大大增加了芯片表面的輸入數(shù)量和密度。傳統(tǒng)的封裝形式不能滿足這種高密度芯片的密封要求，因此產(chǎn)生了晶體密封（wsl：wafer層壓縮）技術(shù)。具體來說，WLP是通過類似于晶圓流片的方式，以圓片的形式進(jìn)行芯片封裝，具體的工藝手段包括磁控濺射、光刻和濕法等。WLP通過再布線實(shí)現(xiàn)單芯片的引出端重新分布或者多芯片的高密度互聯(lián)，再通過細(xì)節(jié)距的凸點(diǎn)制備技術(shù)實(shí)現(xiàn)高密度外連引出端。WLP的典型再布線尺寸為2～30μm，能夠很好地銜接目前多引出端芯片封裝需求。WLP具有互連密度高、傳輸距離短等優(yōu)勢(shì)，不僅可以極大地減小器件的尺寸和重量，還能提高產(chǎn)品性能。WLP樣片如圖1所示。目前WLP已廣泛地應(yīng)用于各類電子產(chǎn)品中，產(chǎn)品的可靠性也是關(guān)注的重點(diǎn)，因此統(tǒng)一的可靠性考核標(biāo)準(zhǔn)和試驗(yàn)方法就非常重要，目前對(duì)于WLP的可靠性，業(yè)內(nèi)的權(quán)威標(biāo)準(zhǔn)體系還沒有針對(duì)性規(guī)范，但是，由于技術(shù)的廣泛應(yīng)用，主流廠商各自制定了內(nèi)控標(biāo)準(zhǔn)，而參考的文件均為業(yè)內(nèi)針對(duì)微電子器件的通用標(biāo)準(zhǔn)和規(guī)范1片、金屬再0層結(jié)構(gòu)WLP作為當(dāng)前重要的先進(jìn)封裝方式，在工藝制造后和可靠性考核后的失效現(xiàn)象和失效模式是人們研究的重點(diǎn)。從結(jié)構(gòu)角度分析，WLP的主要構(gòu)成包括：芯片、金屬再布線層（RDL:RedistributionLayer）、介質(zhì)層、凸點(diǎn)下金屬層（UBM:UnderBallMetal）和凸點(diǎn)等，其中，凸點(diǎn)主要包括銅柱凸點(diǎn)和焊料凸點(diǎn)兩類，典型的結(jié)構(gòu)示意圖如圖2所示。上述結(jié)構(gòu)中涉及到的常用材料包括硅、銅、聚酰亞胺（PI:polyimide）和錫銀或錫鉛等從表2中可以看出，WLP所涉及的材料的CTE存在較大的差異，這會(huì)導(dǎo)致應(yīng)力不匹配問題，給器件的長(zhǎng)期可靠性帶來了一定的風(fēng)險(xiǎn)1.1器件材料的多環(huán)節(jié)引起器件認(rèn)識(shí)失配在可靠性考核或者實(shí)際的使用過程中，WLP成品可能會(huì)出現(xiàn)芯片碎裂的失效問題，失效現(xiàn)象如圖3所示。出現(xiàn)這種情況的主要原因a）芯片自身問題，包括芯片存在初始隱裂紋或者芯片的材質(zhì)特殊又沒有采取相應(yīng)的特殊工藝封裝，如Low-k芯片。b）芯片與再布線、凸點(diǎn)和基板的應(yīng)力失配在器件長(zhǎng)期使用或者可靠性考核中不斷累積，如溫度循環(huán)，聚集到一定程度后在整個(gè)器件的最薄弱環(huán)節(jié)表現(xiàn)出來。如果芯片是相對(duì)薄弱點(diǎn)，則表現(xiàn)為芯片碎裂。1.2金屬層與實(shí)踐層粘結(jié)力不足造成的分層再布線分層包括兩大類：再布線內(nèi)部分層與外部分層。內(nèi)部分層主要是指再布線內(nèi)部金屬層與鈍化層之間分層。出現(xiàn)這種情況主要是由于材料選型或者工藝不當(dāng)，造成金屬層與鈍化層之間粘結(jié)力不足，在受到應(yīng)力時(shí)出現(xiàn)分層，如圖4所示。例如：所選金屬材料與鈍化層材料的CTE差異過大、兩種材料之間剪切力較小、工藝間表面處理不到位和鈍化層固化不完全等。外部分層是指再布線層與芯片引出端之間或者與UBM之間出現(xiàn)分層，如圖5所示。出現(xiàn)這一類分層的主要原因是界面結(jié)合較弱，包括界面處理不到位、界面金屬存在氧化或者PVD工藝異常等。1.3凸點(diǎn)切削力測(cè)試異常為了驗(yàn)證凸點(diǎn)的機(jī)械可靠性，通常會(huì)對(duì)WLP后板級(jí)組裝前的器件進(jìn)行凸點(diǎn)剪切力測(cè)試。試驗(yàn)后的凸點(diǎn)斷裂位置可以反映出凸點(diǎn)機(jī)械可靠性2晶圓級(jí)球柵陣列封裝技術(shù)目前國(guó)外的民用標(biāo)準(zhǔn)體系電子器件工程聯(lián)合委員會(huì)標(biāo)準(zhǔn)（JEDEC）和國(guó)際半導(dǎo)體協(xié)會(huì)標(biāo)準(zhǔn)（SEMI）中有部分涉及WLP的規(guī)定，主要集中在WLP中凸點(diǎn)結(jié)構(gòu)、尺寸的設(shè)計(jì)規(guī)范，凸點(diǎn)完成后和倒裝焊完成后的檢驗(yàn)方法等方面。例如：JEDEC標(biāo)準(zhǔn)中的DESIGNGUIDE4.18對(duì)晶圓級(jí)球柵陣列（WLBGA:WaferLevelBallGridArrays）的設(shè)計(jì)進(jìn)行了規(guī)范，主要規(guī)定了凸點(diǎn)的高度、直徑、節(jié)距和陣列尺寸，以及這幾者之間的相互關(guān)系。另外，JEDEC中的JESD22-B117B標(biāo)準(zhǔn)規(guī)定了焊料凸點(diǎn)的剪切力測(cè)試標(biāo)準(zhǔn)，包括測(cè)試方法、測(cè)試結(jié)果判據(jù)等方面。焊料凸點(diǎn)剪切力測(cè)試方法如圖8所示。國(guó)內(nèi)已經(jīng)有一些關(guān)于TSV、三維集成的標(biāo)準(zhǔn)在征求行業(yè)意見，但還未形成完整的針對(duì)WLP的標(biāo)準(zhǔn)。另外，存在一些企業(yè)內(nèi)部標(biāo)準(zhǔn)或者區(qū)域標(biāo)準(zhǔn)，例如：江蘇省半導(dǎo)體協(xié)會(huì)于2017年發(fā)布了江蘇省半導(dǎo)體行業(yè)協(xié)會(huì)團(tuán)體標(biāo)準(zhǔn)（TJSSIA003-2017），如圖9所示，其中部分標(biāo)準(zhǔn)涉及到晶圓級(jí)芯片尺寸封裝（WLCSP），規(guī)定了WLCSP的系列型譜和凸點(diǎn)特征等。由此可以看出，目前國(guó)內(nèi)外仍缺少針對(duì)WLP的完整標(biāo)準(zhǔn)，但是隨著WLP技術(shù)的不斷發(fā)展及其重要性的不斷提升，完整的行業(yè)標(biāo)準(zhǔn)或者國(guó)家級(jí)標(biāo)準(zhǔn)會(huì)逐步地建立起來。3wlp的考核方法由于目前尚未有專門針對(duì)WLP的標(biāo)準(zhǔn)，因此對(duì)于WLP可靠性的考核還沒有標(biāo)準(zhǔn)的依據(jù)。目前行業(yè)內(nèi)普遍的做法是參考針對(duì)集成電路的現(xiàn)行標(biāo)準(zhǔn)，提煉單一考核項(xiàng)，并結(jié)合產(chǎn)品的具體應(yīng)用或者客戶的需求，形成考核辦法。目前參考的標(biāo)準(zhǔn)或系列標(biāo)準(zhǔn)包括國(guó)內(nèi)的GJB7677、GJB7400和GJB548B等，國(guó)外的JEDEC、MIL-STD、JESD22-B103和IPCJ-STD等。對(duì)各類標(biāo)準(zhǔn)中的考核項(xiàng)目進(jìn)行整理，適用于WLP的考核項(xiàng)目如表2所示。WLP器件的考核有2種形式，分別為裸片考核與上板考核。裸片考核更側(cè)重于工藝制程后對(duì)于工藝可靠性的及時(shí)檢驗(yàn)，上板考核主要針對(duì)應(yīng)用層面，目前主流是上板考核，這樣可以更準(zhǔn)確地體現(xiàn)實(shí)際應(yīng)用狀態(tài)的情況。按照上述考核辦法，WLP器件的考核點(diǎn)及可能的失效現(xiàn)象如表3所示?？梢钥闯?，WLP可靠性考核主要關(guān)注點(diǎn)是基于最基本的兩個(gè)結(jié)構(gòu)，即再布線和凸點(diǎn)，考核點(diǎn)和失效現(xiàn)象都圍繞這兩個(gè)基本結(jié)構(gòu)展開。4p的失效問題和標(biāo)準(zhǔn)化WLP是目前先進(jìn)封裝的代表，廣泛地應(yīng)用于各類電子系統(tǒng)中，其可靠性也是業(yè)內(nèi)關(guān)注的重點(diǎn)。本文首先對(duì)WLP的常見失效問題進(jìn)行了分析，包括芯片碎裂、再布