3dic關(guān)鍵技術(shù)的發(fā)展

3dic關(guān)鍵技術(shù)的發(fā)展

1晶圓級三維集成技術(shù)近幾十年來，隨著電子技術(shù)的發(fā)展，高性能、低外觀、低成本的電子產(chǎn)品已成為市場的基本需求。集成電路上可容納元器件的數(shù)目是符合摩爾定律預測的。但是近年來傳統(tǒng)的集成電路增長趨勢開始和摩爾定律的理想模型出現(xiàn)了差別。隨著手機和各種電子產(chǎn)品的快速發(fā)展,芯片的功能也越來越復雜,芯片上集成晶體管的數(shù)目也隨著越來越多,同時也引起了集成電路體積的增大和功耗增高遵循摩爾定律的三維集成技術(shù)可以作為解決上述問題的方案。三維集成方法的概念是基于集成電路的新位置:Z軸。這意味著晶片位置不再局限于X-Y二維平面上了。因此,我們可以實現(xiàn)更大密度的集成電路堆疊,以縮短互連,也減少了可見表面,從而縮小晶片的尺寸和提高晶片的效率,進而提高了應(yīng)用范圍。此外,三維集成方案可以結(jié)合不同的集成電路本身的最佳工藝,避免了效率低和產(chǎn)量低的問題。雖然三維集成有許多優(yōu)點,但它的材料選擇,熱驅(qū)動的物理設(shè)計和測試方法的更是當前要解決的問題。本文總結(jié)了晶圓級三維集成電路技術(shù),在三維集成技術(shù)中,進展比較快并且可靠性高的熱門技術(shù)是硅基板穿孔技術(shù),在接下來的敘述中也會重點介紹此關(guān)鍵技術(shù)。同時介紹了幾種不同的晶圓類型和堆疊方式,以及三維集成所面對的測試方法、可靠性、材料選擇等挑戰(zhàn)。這些信息將會為對這一領(lǐng)域感興趣的研究人員提供指導方針和參考。2三測量技術(shù)的晶體表面三維集成晶圓級三維集成是一個新的概念,利用許多高級技術(shù)實現(xiàn)電路密度的增加和體積的縮小。在本文中,介紹了最重要的三項關(guān)鍵技術(shù)。2.1銅晶圓鍵合中心的晶圓級集成對準不精確導致電路故障或可靠性差。因此,對準精度的高低主導了的晶片接觸面積和三維集成電路堆疊的成品率。對準精度與對準器和對準標記有關(guān)。也受操作員個人經(jīng)驗的影響。銅被廣泛用于標準CMOS制造中,。因此,銅是三維集成中連接兩個設(shè)備層或晶圓的最好的選擇。銅晶圓鍵合的原理是讓兩個晶片接觸然后熱壓縮。在鍵合過程中,兩個晶片的銅層可以相互擴散以完成鍵合過程。集成的質(zhì)量與晶圓表面的清潔度和鍵合時間有關(guān)。一般來說,溫度至少300~400℃才能完成銅鍵合?？梢愿鶕?jù)其界面的形態(tài)來確定鍵合質(zhì)量。為了獲得好的銅晶片鍵合的結(jié)果,條件是400℃加熱30分鐘,接著400℃氮氣環(huán)境退火30或60分鐘2.2通過電流和電流作熱線三維集成技術(shù)極大的增大集成電路密度的同時也帶來了散熱困難的問題。由于硅基板和金屬材料之間存在電阻,當通過電流時,會有發(fā)熱效應(yīng)。而熱量不斷的產(chǎn)生會使芯片的背面產(chǎn)生一種內(nèi)應(yīng)力,而內(nèi)應(yīng)力較大時會使芯片直接破裂,加快了芯片的損壞速度2.3硅硅材料填充材料tsv的制備硅通孔的概念是由諾貝爾獎得主WilliamShockley最早提出來的,硅基板穿孔(TSV)在晶片與晶片之間、晶圓與晶圓之間制作垂直導通,實現(xiàn)晶片之間互聯(lián)的技術(shù)。該技術(shù)能夠使晶片在三維方向上堆疊的密度達到最大,因此不同基板的晶片通過硅基板穿孔技術(shù)進行立體堆棧整合后,不僅可縮短金屬導線的和聯(lián)機電阻,更能減小晶片的體積。(1)先通孔工藝。先通孔工藝是在CMOS器件制作之前,在空白硅片上完成通孔制作和導電材料的填充(2)后通孔工藝。后通孔工藝是在BEOL完成后,在CMOS即將制作完成和但還未進行減薄工藝處理的硅片上預留的空白區(qū)進行鉆蝕通孔(3)TSV工藝流程。整個硅基板穿孔過程可大致分為兩個部分:第一部分是通孔的蝕刻,第二部分填充通孔。硅基板穿孔的蝕刻難度取決于減薄后的晶圓的厚度。當目標蝕刻深度太深,通孔的開口尺寸通過需要相應(yīng)地擴大,這也導致晶片尺寸的增加填充材料也是需要考慮的問題。銅、鎢和多晶硅是典型的硅基板穿孔填充材料的選擇。在這些材料中,銅和鎢的只能用在后通孔方案中,而多晶硅可用于先通孔和后通孔方案中。銅是一種工藝兼容材料,殘余應(yīng)力少,電子性能好,但難以填充高縱寬比的通孔。相反,鎢很容易填充到高寬比的通孔,但其殘余應(yīng)力高是一個很大的問題。多晶硅可用于硅基板穿孔的先通孔方案中,但它的電阻比金屬高?？紤]到每種材料的優(yōu)點和缺點,硅基板穿孔填充材料的選擇對三維集成具有重要意義,特別是對于晶圓級三維集成。TSV制備具體工藝步驟為:(1)通過研磨和蝕刻工藝將晶片減薄。(2)通過激光熔化法或反映離子刻蝕法在晶片上制備通孔。(3)使用等離子體化學氣相沉積法(PECVD)在通孔側(cè)壁制造絕緣層。(3)去除通孔底部的襯底氧化層,使金屬層暴露出來。(4)運用電化學反應(yīng)往通孔中填充銅金屬。(5)通過化學機械研磨和刻蝕工藝去除晶片表面上的銅金屬。3氧化層和晶圓減薄(1)體硅。體硅是晶圓級三維集成中最常用的晶圓類材料。原因不只在它的成本,還有成熟的制作過程。即使當其他種類的晶片被用作頂部晶片時,底部晶片通常仍然是體硅晶片。(2)絕緣硅(SOI)。SOI晶片表面具有覆蓋的氧化層,可以被均勻地減薄,因為氧化層起到阻礙蝕刻的作用。蝕刻過程可采用機械研磨、濕法刻蝕、干法刻蝕。最重要的是,因為最終的厚度可以均勻地減薄,使用SOI可以實現(xiàn)高密度的三維集成。SOI結(jié)構(gòu)可有效的避免閂鎖現(xiàn)象(3)玻璃。在三維集成中的玻璃晶圓通常用于放置頂部晶片。因此,用于此目的的玻璃晶圓稱為載體晶圓。當玻璃暫時附著頂部晶圓時,可以對頂部晶圓的襯底減薄。在被減薄后的晶圓鍵合在底部晶圓后,移除玻璃。玻璃晶圓的透明特性也為良好的鍵合結(jié)果提供了幫助。對于各種類型的晶圓堆疊,我們應(yīng)該注意到,如果任何帶電體接觸或甚至接近晶圓,晶圓都可能會產(chǎn)生感應(yīng)電荷。在兩個晶圓的堆疊過程中,只要一個晶片充電,靜電放電事件都有可能發(fā)生。4晶圓到晶圓的對稱根據(jù)兩晶片堆疊方向,分為兩種不同的堆疊晶片方式:面對面和面對背。晶片堆疊方向的影響是非常巨大的,將會影響到電路的對稱性,制造的難度,電容的互連等方面。這兩種堆疊方法均已被應(yīng)用在三維集成應(yīng)用中。甚至兩種堆疊方法的共同使用也是存在的。(1)面對面堆疊法。對此類型晶片來說,兩個晶片的金屬層(面部)通過TSV相連在電路中。從制造技術(shù)的角度來看,這種集成方式易于投入應(yīng)用,并且不需要額外的處理晶片。但是需要考慮到晶圓到晶圓的對稱性問題。這意味著在設(shè)計頂部晶片時,需要對電路進行鏡像操作。同時,還要考慮到兩個晶片的對稱性和對準的位置。(2)面對背堆疊法。面對背型晶圓,一個晶片的金屬層(面部)通過TSV和另一個晶片的襯底(背部)相連,上面的晶圓(上晶圓或頂部晶圓)應(yīng)減薄。與面對面型相比,這種方法增加了過程的復雜性。然而,晶圓到晶圓的對稱性問題就不存在了。而且需要處理的晶片是顯而易見的,并且晶圓也足夠薄,校準過程變得容易得多。由以上介紹可知,先通孔工藝和后通孔工藝有著各自的特點,所以在實際電路集成過程中,要根據(jù)不同的需求合理地選擇堆疊方式。5縮短晶片尺寸、延長連接不同于傳統(tǒng)的二維封裝技術(shù),晶圓級三維集成提供了更多的優(yōu)勢,包括:(1)多個不同器件在垂直方向相互連接,縮短互連,也減少了可見表面,從而縮小晶片的尺寸,增大了集成密度。(2)各芯片之間連線的縮短,加快了芯片處理速度。(3)低阻容帶來的低功耗和更高的運行速度。(4)整體尺寸小,降低了集成成本然而,高集成密度帶來的散熱問題、對齊方式、材料的選擇、三維設(shè)計CAD工具、設(shè)計和測試方法等挑戰(zhàn),仍然需要克服。6tsv集成的技術(shù)性受到傳統(tǒng)方法的限制,工業(yè)不能像以前一樣容易地集成許多電路到集成電路中。三維集成技術(shù)提供了一個能夠延續(xù)摩爾定律的全新版本的