第2章-計算機系統(tǒng)的結(jié)構(gòu)組成與工作原理課件

第二章 計算機系統(tǒng)的結(jié)構(gòu)組成與工作原理2.1計算機系統(tǒng)的基本結(jié)構(gòu)與組成（掌握）計算機系統(tǒng)的層次模型計算機系統(tǒng)的結(jié)構(gòu)、組織與實現(xiàn)2.2計算機系統(tǒng)的工作原理（掌握）馮·諾依曼計算機架構(gòu)模型機系統(tǒng)結(jié)構(gòu)模型機指令集模型機工作流程2.3微處理器體系結(jié)構(gòu)的改進(jìn)（理解）

馮·諾依曼結(jié)構(gòu)的改進(jìn)并行技術(shù)的發(fā)展流水線結(jié)構(gòu)超標(biāo)量與超長指令字結(jié)構(gòu)多機與多核結(jié)構(gòu)2.4計算機體系結(jié)構(gòu)分類（理解）2.5計算機性能評測（掌握）字長、存儲容量、運算速度第二章 計算機系統(tǒng)的結(jié)構(gòu)組成與工作原理2.1計算機系統(tǒng)的第二章計算機系統(tǒng)的結(jié)構(gòu)組成與工作原理2.1計算機系統(tǒng)的基本結(jié)構(gòu)與組成層次模型

Hierarchy結(jié)構(gòu)Architecture、組成Organization與實現(xiàn)Realization2.2計算機系統(tǒng)的工作原理馮·諾依曼計算機架構(gòu)模型機：系統(tǒng)結(jié)構(gòu)、指令集、工作流程2.3計算機體系結(jié)構(gòu)的改革改進(jìn)：指令集(RISC/CISC)、分層存儲器、高速總線/接口改變：多種并行技術(shù)：流水線、超標(biāo)量、多機/核、多線程2.4計算機體系結(jié)構(gòu)分類2.5計算機性能評測Performance

字長、存儲容量、運算速度2.6習(xí)題2023/9/42/50Flynn第二章計算機系統(tǒng)的結(jié)構(gòu)組成與工作原理2.1計算機系統(tǒng)的（a）軟硬件層次（b）語言層次計算機系統(tǒng)的層次結(jié)構(gòu)（a）圖自下而上反映了系統(tǒng)逐級生成的過程，自上而下反映了系統(tǒng)求解問題的過程；（b）圖中的虛擬機：與某種特殊編程語言對應(yīng)的假想硬件機器軟硬件的邏輯等價性可以表現(xiàn)為：硬件軟化（如RISC思想）、軟件硬化（如CISC思想）、固件化（如微程序）；微體系結(jié)構(gòu)層（微程序或硬連邏輯）操作系統(tǒng)層語言處理層（解釋、編譯）用戶程序?qū)樱ㄕZ言編程）系統(tǒng)分析層（數(shù)學(xué)模型、算法）硬核級數(shù)字邏輯層（硬件）指令系統(tǒng)層（機器語言指令）應(yīng)用語言虛擬機高級語言虛擬機匯編語言虛擬機操作系統(tǒng)虛擬機機器語言級微程序級寄存器級（硬件）硬件系統(tǒng)：異常處理機構(gòu)、指令系統(tǒng)、CPU、存儲器、I/O及通信子系統(tǒng)系統(tǒng)軟件：操作系統(tǒng)、編譯器、數(shù)據(jù)庫管理系統(tǒng)、Web瀏覽器、設(shè)備驅(qū)動、中斷服務(wù)程序應(yīng)用軟件（a）軟硬件層次計算機發(fā)展過程中的重大技術(shù)演變在指令層和執(zhí)行程序的數(shù)字邏輯層兩層基礎(chǔ)上增加微程序控制層增加操作系統(tǒng)層（大大降低了大多數(shù)程序員的編程難度）虛擬機的出現(xiàn)（使得在一個操作系統(tǒng)下同時運行另一個操作系統(tǒng)成為現(xiàn)實）后期出現(xiàn)的RISC思想（不使用微代碼層）計算機發(fā)展過程中的重大技術(shù)演變在指令層和執(zhí)行程序的數(shù)字邏輯層計算機分層的作用可以調(diào)整軟、硬件比例達(dá)到特定目的可以通過使用真正的物理機器代替各級虛擬機也可以在一臺物理機器上模擬或仿真另一臺機器計算機分層的作用可以調(diào)整軟、硬件比例達(dá)到特定目的計算機體系結(jié)構(gòu)：是程序員所看到的計算機(機器語言級)的屬性，即概念性結(jié)構(gòu)與功能特性。計算機組成：從硬件角度關(guān)注物理機器的各部件的功能以及各部件的聯(lián)系。對程序員是透明的。計算機實現(xiàn)：指的是計算機組成的物理實現(xiàn)，包括處理機、主存等部件的物理結(jié)構(gòu)，器件的集成度和速度；系列機2023/9/46/36計算機體系結(jié)構(gòu)、組成與實現(xiàn)1.計算機體系結(jié)構(gòu)是人眼看不見的東西，而計算機組成是人眼可見的2.計算機組成是計算機的外部，是使用人員所關(guān)心的系統(tǒng)硬件指標(biāo)參數(shù)；而計算機實現(xiàn)是計算機的內(nèi)部，是制造人員關(guān)心的內(nèi)容計算機體系結(jié)構(gòu)：是程序員所看到的計算機(機器語言級)的屬性，計算機的體系結(jié)構(gòu)

1946年，美國賓夕法尼亞大學(xué)莫爾學(xué)院的物理學(xué)博士Mauchley和電氣工程師Eckert領(lǐng)導(dǎo)的小組研制成功世界上第一臺數(shù)字式電子計算機ENIAC

。著名的美籍匈牙利數(shù)學(xué)家VonNeumann參加了為改進(jìn)ENIAC而舉行的一系列專家會議，研究了新型計算機的體系結(jié)構(gòu)。

1949年，英國劍橋大學(xué)的威爾克斯等人在EDSAC

機上實現(xiàn)了馮·諾依曼模式。直至今天馮·諾依曼體系結(jié)構(gòu)依然是絕大多數(shù)數(shù)字計算機的基礎(chǔ)。2023/9/47/50注意：同一體系結(jié)構(gòu)的計算機，不管其組成和實現(xiàn)如何變化，在代碼級是完全兼容的計算機的體系結(jié)構(gòu)1946年，美國賓夕法尼亞大學(xué)莫爾學(xué)院總線（接口）+CPU+存儲器+In/Out設(shè)備2023/9/48/268/30計算機組成總線（接口）+CPU+存儲器+In/Out設(shè)備2023/8/同步數(shù)字系統(tǒng)的內(nèi)部結(jié)構(gòu)2023/9/49/30計算機實現(xiàn)同步數(shù)字系統(tǒng)的內(nèi)部結(jié)構(gòu)2023/8/39/30計算機實現(xiàn)【例1】①確定是否有乘法指令屬于。

②乘法指令是用專門的乘法器實現(xiàn)，還是經(jīng)加法器用重復(fù)的相加和右移操作來實現(xiàn)，屬于。

③乘法器、加法器的物理實現(xiàn)，如器件的選定(器件集成度、類型、數(shù)量、價格)及所用微組裝技術(shù)等，屬于計算機體系結(jié)構(gòu)計算機組成計算機實現(xiàn)計算機體系結(jié)構(gòu)、組成及實現(xiàn)區(qū)分【例1】①確定是否有乘法指令屬于。計算機體【例2】①主存容量與編址方式(按位、按字節(jié)、按字訪問等)的確定屬于

。

②為達(dá)到所定性能價格比，主存速度應(yīng)多快，在邏輯結(jié)構(gòu)上需采用什么措施(如多體交叉存儲等)屬于

。

③主存系統(tǒng)的物理實現(xiàn)，如存儲器器件的選定、邏輯電路的設(shè)計、微組裝技術(shù)的選定屬于

。計算機體系結(jié)構(gòu)計算機組成計算機實現(xiàn)【例2】①主存容量與編址方式(按位、按字節(jié)、按字訪問等)可以看出，具有相同計算機系統(tǒng)結(jié)構(gòu)(如指令系統(tǒng)相同)的計算機因為速度要求不同等因素可以采用不同的計算機組成。

同樣，一種計算機組成可以采用多種不同的計算機實現(xiàn)。例如，主存器件可以采用SRAM芯片，也可以采用DRAM芯片?？梢圆捎么笠?guī)模集成電路單個芯片，也可以采用中小規(guī)模集成電路進(jìn)行構(gòu)建。這取決于性能價格比的要求與器件技術(shù)的現(xiàn)狀。計算機系統(tǒng)結(jié)構(gòu)、組成和實現(xiàn)三者的相互影響可以看出，具有相同計算機系統(tǒng)結(jié)構(gòu)(如指令系統(tǒng)相同)的計算硬件組成五大部分

運算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備以運算器為中心(現(xiàn)在以存儲器為中心)信息表示：二進(jìn)制

計算機內(nèi)部的控制信息和數(shù)據(jù)信息均采用二進(jìn)制表示，并存放在同一個存儲器中。工作原理：存儲程序/指令(控制)驅(qū)動

編制好的程序(包括指令和數(shù)據(jù))預(yù)先經(jīng)由輸入設(shè)備輸入并保存在輔助存儲器中；程序開始運行時，計算機在不需要人工干預(yù)的情況下由控制器自動、高速地依次從存儲器中取出指令并加以執(zhí)行。2023/9/413/81馮·諾依曼體系結(jié)構(gòu)硬件組成2023/8/313/81馮·諾依曼體系結(jié)構(gòu)早期的計算機結(jié)構(gòu)（無總線）各組成部分之間通過芯片引腳直接連接早期的計算機結(jié)構(gòu)（無總線）各組成部分之間通過芯片引腳直接連接模型機體系結(jié)構(gòu)基于總線的馮·諾依曼架構(gòu)模型機總線子系統(tǒng)：作為公共通道連接各子部件，用于實現(xiàn)各部件之間的數(shù)據(jù)、信息等的傳輸和交換CPU子系統(tǒng)：集成了運算器、控制器和寄存器的超大規(guī)模集成電路芯片(VLSI)存儲器子系統(tǒng)：用來存放當(dāng)前的運行程序和數(shù)據(jù)輸入輸出子系統(tǒng)：用于完成計算機與外部的信息交換2023/9/415/50模型機體系結(jié)構(gòu)基于總線的馮·諾依曼架構(gòu)模型機2023/8/3模型機總線結(jié)構(gòu)按傳輸信息的不同，可將總線分為地址總線AB、控制總線CB和數(shù)據(jù)總線DB三類：地址總線通常是單向的，由主設(shè)備(如CPU)發(fā)出，用于選擇讀寫對象(如某個特定的存儲單元或外部設(shè)備)；數(shù)據(jù)總線用于數(shù)據(jù)交換，通常是雙向的；控制總線包括真正的控制信號線(如讀/寫信號)和一些狀態(tài)信號線(如是否已將數(shù)據(jù)送上總線)，用于實現(xiàn)對設(shè)備的監(jiān)視和控制。MPURAMROMI/O接口外設(shè)ABDBCB2023/9/416/50模型機總線結(jié)構(gòu)按傳輸信息的不同，可將總線分為地址總線AB、模型機內(nèi)存儲器存儲器組織由許多字節(jié)單元組成，每個單元都有一個唯一的編號（存儲單元地址），保存的信息稱為存儲單元內(nèi)容。訪問(讀或?qū)?存儲單元：存儲單元地址經(jīng)地址譯碼后產(chǎn)生相應(yīng)的選通信號，同時在控制信號的作用下讀出存儲單元內(nèi)容到數(shù)據(jù)緩沖器，或?qū)?shù)據(jù)緩沖器中的內(nèi)容寫入選定的單元。DBABCB模型機內(nèi)存儲器存儲器組織由許多字節(jié)單元組成，每個單元都有一個算術(shù)邏輯單元ALU累加器ACC累加鎖存器暫存器標(biāo)志寄存器FR通用寄存器組堆棧指針SP程序計數(shù)器PC微操作控制電路指令譯碼器ID指令寄存器IR

操作碼,地址碼脈沖分配器時鐘脈沖源控制總線CB地址總線AB數(shù)據(jù)總線DB內(nèi)部總線地址緩沖器數(shù)據(jù)緩沖器運算器寄存器組控制器模型機CPU子系統(tǒng)2023/9/418/50算術(shù)邏輯單元ALU累加器ACC累加鎖存器暫存器標(biāo)志寄存器FR數(shù)據(jù)信息狀態(tài)信息控制信息數(shù)字量模擬量開關(guān)量連續(xù)幾位二進(jìn)制形式表示的數(shù)或字符。如鍵盤輸入的信息以及打印機、顯示器輸出的信息等時間上連續(xù)變化的量，如溫度、壓力、流量等只有兩個狀態(tài)的量，如閥門的合與斷、電路的開與關(guān)等CPU與I/O設(shè)備之間的接口信息反映外設(shè)當(dāng)前工作狀態(tài)的信息READY信號：輸入設(shè)備是否準(zhǔn)備好BUSY信號：輸出設(shè)備是否忙……CPU向外部設(shè)備發(fā)送的控制命令信息讀寫控制信號時序控制信號中斷信號片選信號其它操作信號數(shù)據(jù)、狀態(tài)、控制信息都是通過CPU的數(shù)據(jù)總線傳送，存在I/O接口的不同端口中：數(shù)據(jù)、狀態(tài)、控制端口數(shù)據(jù)信息狀態(tài)信息控制信息數(shù)字量模擬量開關(guān)量連續(xù)幾位二進(jìn)制形式模型機指令系統(tǒng)指令是發(fā)送到CPU的命令，指示CPU執(zhí)行一個特定的處理。CPU可以處理的全部指令集合稱為指令集。指令集結(jié)構(gòu)（ISA）是體系結(jié)構(gòu)的主要內(nèi)容之一。ISA功能設(shè)計實際就是確定軟硬件的功能分配。指令通常包含操作碼和操作數(shù)兩部分。操作碼指明要完成操作的性質(zhì)，如加、減、乘、除、數(shù)據(jù)傳送、移位等；操作數(shù)指明參加上述規(guī)定操作的數(shù)據(jù)或數(shù)據(jù)所存放的地址。匯編語言源程序機器語言程序（目標(biāo)代碼）匯編（匯編程序）高級語言源程序編譯或解釋（編譯程序）模型機指令系統(tǒng)指令是發(fā)送到CPU的命令，指示CPU執(zhí)

例： MOV

R0，#2二進(jìn)制操作碼助記符：與動作一一對應(yīng)目/源操作數(shù)：操作碼：由CPU設(shè)計人員定義，具有固定的寫法和意義。操作數(shù)：可由編程人員采用不同方式給出。;注釋指令舉例ADDR0,R1,R2

；R0R1+R2

二進(jìn)制操作碼助記符：與動作一一對應(yīng)目/源操作數(shù)：操作碼：由C模型機工作原理計算機的工作本質(zhì)上就是執(zhí)行程序的過程。順序執(zhí)行指令執(zhí)行的基本過程可以分為取指令(fetch)、分析指令(decode)和執(zhí)行指令(execute)三個階段。非順序執(zhí)行轉(zhuǎn)移（jump）：執(zhí)行條件/無條件轉(zhuǎn)移指令，不返回過程（procedure）調(diào)用：主程序調(diào)用子程序后返回斷點中斷（interrupt）：外界突發(fā)事件處理完后返回斷點異常（

exception）：

程序本身產(chǎn)生的某些例外處理完后重新執(zhí)行陷阱(trap)：

程序本身產(chǎn)生某些例外條件處理完后返回斷點2023/9/422/812023/9/422/50模型機工作原理計算機的工作本質(zhì)上就是執(zhí)行程序的過程。2023計算機完成計算的過程分析目的：計算0x10和0x20之和編寫匯編程序代碼,關(guān)鍵代碼如下：

MOVA，#0x10;A=0x10,

A為CPU內(nèi)部的寄存器名

ADDA，#0x20;

A=A+0x20編譯、鏈接后得到的可執(zhí)行代碼(二進(jìn)制位串)運行(把保存在硬盤上的可執(zhí)行文件調(diào)入內(nèi)存，并把程序指令在內(nèi)存的開始位置賦值給CPU中的PC寄存器)以后的計算工作就交給CPU（指令驅(qū)動）B0H10H04H20H計算機完成計算的過程分析目的：計算0x10和0x20之和B0程序的執(zhí)行過程取指令、分析指令、執(zhí)行指令CBABDBALU累加器ACC暫存器標(biāo)志寄存器FR寄存器組

操作控制器OC指令譯碼器ID指令寄存器IR

操作碼,地址碼內(nèi)部總線地址緩沖器數(shù)據(jù)緩沖器程序計數(shù)器PC地址譯碼讀控制B0H10H04H20H地址1001H1002H1003H內(nèi)容1000H內(nèi)存儲器＋1CPU外CPU內(nèi)①②③④⑤⑥①②③④⑤⑥①③④⑤⑥②①②③④⑤⑥⑦⑧匯編鏈接后的可執(zhí)行文件調(diào)入內(nèi)存儲器,PC賦值1000HMOVA，#0x10ADDA，#0x20匯編源代碼程序的執(zhí)行過程取指令、分析指令、執(zhí)行指令CBABDBALU累改進(jìn)指令集

(指令功能、指令格式、尋址方式)存儲器子系統(tǒng)(4層結(jié)構(gòu))高速總線成為計算機系統(tǒng)的核心改變1.改變串行執(zhí)行模式，發(fā)展并行技術(shù)；2.改變控制驅(qū)動方式，發(fā)展數(shù)據(jù)驅(qū)動、需求驅(qū)動、模式驅(qū)動等其它驅(qū)動方式；重點2023/9/425/81改進(jìn)重點2023/8/325/81不同的指令集設(shè)計策略：CISC與RISCCISC（ComplexInstructionSetComputer，復(fù)雜指令集計算機）不斷增強指令的功能以及設(shè)置更復(fù)雜的新指令取代原先由程序段完成的功能，從而實現(xiàn)軟件功能的硬化。RISC（ReducedInstructionSetComputer，精簡指令集計算機）通過減少指令種類和簡化指令功能來降低硬件設(shè)計復(fù)雜度，從而提高指令的執(zhí)行速度。*26/86現(xiàn)代計算機：RISC+CISC2023/9/426/50不同的指令集設(shè)計策略：CISC與RISCCISC（Compl2023/9/427/50CISC的特點及設(shè)計思想美國加州大學(xué)Berkeley分校的研究結(jié)果表明：許多復(fù)雜指令很少被使用，“2-8原則”控制器硬件復(fù)雜（指令多，且具有不定長格式和復(fù)雜的數(shù)據(jù)類型），占用了大量芯片面積，且容易出錯；指令操作繁雜，速度慢；指令規(guī)整性不好，不利用采用流水線技術(shù)提高性能。*27/682023/8/327/50CISC的特點及設(shè)計思想美國加州宏代碼到微代碼的轉(zhuǎn)換序號代碼1

c=(a+b)*(c+d);2

……3

c=a*b*c*d451000:a1=a+b1001:a2=c+d1002:c=a1*a2;……………..2000:a1=a*b;2001:a2=c*d;2002:c=a1*a2;………….CPU內(nèi)微碼存儲器宏指令(程序員編寫)宏代碼到微代碼的轉(zhuǎn)換序號代碼1c=(a+b)*2023/9/429/50RISC的特點及設(shè)計思想

RISC機的設(shè)計應(yīng)當(dāng)遵循以下五個原則：①指令條數(shù)少，格式簡單，易于譯碼，不提供復(fù)雜指令；②提供足夠的寄存器，只允許load

和store指令訪問內(nèi)存；③指令由硬件直接執(zhí)行，

在單個周期內(nèi)完成；④充分利用流水線；⑤依賴優(yōu)化編譯器的作用；；

*29/682023/8/329/50RISC的特點及設(shè)計思想RICISC與RISC的數(shù)據(jù)流IRIDREGALUMEM開始退出IRIDALUMEMREG微操作通道開始退出單通數(shù)據(jù)通道RISC：Load/Store結(jié)構(gòu)CISC：尋址方式復(fù)雜*30/862023/9/430/50CISC與RISC的數(shù)據(jù)流IRIDREGALUMEM開始退出早期諾依曼體系結(jié)構(gòu)采用的存儲器子系統(tǒng)簡單的二級結(jié)構(gòu)：內(nèi)存（主存）＋外存（輔存）

一般為半導(dǎo)體存儲器，也稱為短期存儲器；

包括磁盤（中期存儲器）、磁帶、光盤（長期存儲）等；

早期諾依曼體系結(jié)構(gòu)采用的存儲器子系統(tǒng)簡單的二級結(jié)構(gòu)：一分層的存儲子系統(tǒng)如何以合理的價格搭建出容量和速度都滿足要求的存儲系統(tǒng)，始終是計算機體系結(jié)構(gòu)設(shè)計中的關(guān)鍵問題之一?，F(xiàn)代計算機系統(tǒng)通常把不同的存儲設(shè)備按一定的體系結(jié)構(gòu)組織起來，以解決存儲容量、存取速度和價格之間的矛盾。設(shè)計目標(biāo)：整個存儲系統(tǒng)速度接近M1而價格和容量接近Mn2023/9/432/50分層的存儲子系統(tǒng)如何以合理的價格搭建出容量和速度都滿足要求的寄存器＋Cache＋主存＋輔存CPU內(nèi)部高速電子線路(如觸發(fā)器)一級：在CPU內(nèi)部二級：在CPU外部一般為靜態(tài)隨機存儲器SRAM。一般為動態(tài)隨機存儲器DRAM

，也稱為短期存儲器包括磁盤（中期存儲器）、磁帶、光盤（長期存儲）等其中：cache-主存結(jié)構(gòu)解決高速度與低成本的矛盾；主存-輔存結(jié)構(gòu)利用虛擬存儲器解決大容量與低成本的矛盾；現(xiàn)代計算機的四級存儲結(jié)構(gòu)寄存器＋Cache＋主存＋輔存CPU內(nèi)部高速電第2章-計算機系統(tǒng)的結(jié)構(gòu)組成與工作原理課件寄存器組特點：讀寫速度快但數(shù)量較少；其數(shù)量、長度以及使用方法會影響指令集的設(shè)計。組成：一組彼此獨立的Reg，或小規(guī)模半導(dǎo)體存儲器。RISC：設(shè)置較多Reg，并依靠編譯器來使其使用最大化。Cache高速小容量(幾十千到幾兆字節(jié))；借助硬件管理對程序員透明；主（內(nèi)）存編址方式：字節(jié)編址信息存放方式：大/小端系統(tǒng)、對齊方式輔（外）存信息以文件(file)的形式存放，按塊為單位進(jìn)行存取。虛擬存儲技術(shù)35/42寄存器組35/42每一層的用途輔助存儲器：存放不活動的程序和數(shù)據(jù)主存儲器：存放運行中的程序和數(shù)據(jù)cache:存儲CPU最近訪問的指令和操作數(shù)CPU寄存器：正在執(zhí)行的指令和數(shù)據(jù)每一層的用途輔助存儲器：存放不活動的程序和數(shù)據(jù)其他改善存儲器帶寬的方法并行存儲器雙端口存儲器哈佛體系結(jié)構(gòu)（ARM9系列）DSP程序數(shù)據(jù)I/O接口外設(shè)程序地址數(shù)據(jù)讀地址數(shù)據(jù)寫地址程序讀總線數(shù)據(jù)讀總線程序/數(shù)據(jù)寫數(shù)據(jù)程序2023/9/437/50其他改善存儲器帶寬的方法并行存儲器雙端口存儲器哈佛體系結(jié)構(gòu)（2023/9/438/50現(xiàn)代高速總線高速并行總線高速總線串行化2023/8/338/50現(xiàn)代高速總線高速并行總線高速總線多級總線結(jié)構(gòu)北橋南橋前端總線FrontSideBus多級總線結(jié)構(gòu)北橋南橋前端總線FrontSideBus輸入輸出管理方式2023/9/440/50上半部分是計算機組成范疇，下圖是計算機體系結(jié)構(gòu)范疇輸入輸出管理方式2023/8/340/50上半部分是計算機計算機體系結(jié)構(gòu)的演進(jìn)：并行處理技術(shù)指令級并行技術(shù)ISP

流水線、超標(biāo)量、超長指令字系統(tǒng)級并行技術(shù)SLP

多處理器（多機/多核）、多磁盤線程級并行技術(shù)TLP

同時多線程SMT電路級并行技術(shù)CLP

組相聯(lián)cache、先行進(jìn)位加法器并行處理技術(shù)實現(xiàn)多個處理器或處理器模塊的并行性，其基本思想包括時間重疊（timeinterleaving）、資源重復(fù)（resourcereplicaiton）和資源共享（resourcesharing）。計算機體系結(jié)構(gòu)的演進(jìn)：并行處理技術(shù)指令級并行技術(shù)ISP流水線技術(shù)可通過分割邏輯，插入緩沖寄存器（流水線Reg）來構(gòu)建2023/9/4流水線技術(shù)可通過分割邏輯，插入緩沖寄存器（流水線Reg）來指令時空圖順序執(zhí)行4級流水線執(zhí)行流水線滿載2023/9/4指令時空圖順序執(zhí)行4級流水線執(zhí)行流水線滿載2023/8/3ARM7TDMI指令流水線

操作周期

1 2 3 4 56

ADD

SUB

MOV

AND

ORR

EOR

CMP

RSBFetchDecode。FetchExecuteDecodeFetchExecuteDecodeFetchExecuteDecodeFetchFetchExecuteDecodeExecuteDecodeFetchExecuteDecodeFetch最佳流水線該例中用6個時鐘周期執(zhí)行了6條指令

所有的操作都在寄存器中（單周期執(zhí)行）

指令周期數(shù)(CPI)=1ARM7TDMI指令流水線操作周期 1 2 3更細(xì)的流水線取指（FI）指令譯碼（DI）計算操作數(shù)地址（CO）取操作數(shù)（FO）執(zhí)行指令（EI）寫操作數(shù)（WO）45/862023/9/445/50更細(xì)的流水線取指（FI）45/862023/8/345/5流水線CPU的特點優(yōu)點：

通過指令級并行來提高性能。缺點：增加了硬件成本。流水寄存器會引入延遲和時鐘偏移，這些額外開銷會使每條指令的執(zhí)行時間有所增加，同時限制了流水線的深度。流水線中各段的操作存在關(guān)聯(lián)（dependence）時可能會引起流水線中斷，從而影響流水線的性能和效率。*46/862023/9/446/50流水線CPU的特點優(yōu)點：*46/862023/8/346/流水線沖突理想流水線的性能：每個時鐘周期完成一條指令實際流水機器中可能存在冒險(hazard)導(dǎo)致停頓：①數(shù)據(jù)沖突（如后面的計算要用到前面的結(jié)果）定向技術(shù)可將結(jié)果數(shù)據(jù)從其產(chǎn)生的地方直接傳送到所有需要它的功能部件編譯器可利用流水線調(diào)度（scheduling）技術(shù)來重新組織指令順序②結(jié)構(gòu)沖突（硬件資源不夠）增加額外的同類型資源改變資源的設(shè)計使其能被同時使用③控制沖突（分支等跳轉(zhuǎn)指令引起）可采用分支預(yù)測及預(yù)測執(zhí)行技術(shù)最大限度地使處理器各部分保持運行狀態(tài)。多端口的寄存器堆哈佛結(jié)構(gòu)存儲器、超標(biāo)量*47/862023/9/447/50流水線沖突理想流水線的性能：每個時鐘周期完成一條指令多端口的流水線沖突--數(shù)據(jù)沖突1.數(shù)據(jù)沖突方式(違反了下述數(shù)據(jù)讀寫規(guī)則)a)寫后讀規(guī)則(RAW)

后一條指令試圖在前一條指令寫一個數(shù)據(jù)之前讀取該數(shù)據(jù)b)讀后寫規(guī)則(WAR)后一條指令試圖在前一條指令讀一個數(shù)據(jù)之前寫該數(shù)據(jù)c)寫后寫規(guī)則(WAW)后一條指令試圖在前一條指令寫一個數(shù)據(jù)之前寫該數(shù)據(jù)2.解決辦法定向技術(shù)可將結(jié)果數(shù)據(jù)從其產(chǎn)生的地方直接傳送到所有需要它的功能部件編譯器可利用流水線調(diào)度（scheduling）技術(shù)來重新組織指令順序(亂序執(zhí)行)流水線沖突--數(shù)據(jù)沖突1.數(shù)據(jù)沖突方式(違反了下述數(shù)據(jù)讀寫順序流水線數(shù)據(jù)依賴順序流水線數(shù)據(jù)依賴亂序執(zhí)行流水線亂序執(zhí)行流水線流水線沖突--控制沖突控制沖突原因：分支、跳轉(zhuǎn)等指令引起流水線中斷

解決辦法：采用分支預(yù)測及預(yù)測執(zhí)行技術(shù)最大限度地使處理器各部分保持運行狀態(tài)。流水線沖突--控制沖突順序流水線控制依賴周期12345678DIVR2,R1取指譯碼執(zhí)行回寫

ADDR3,R2取指譯碼等待執(zhí)行回寫

BRANCH取指譯碼等待執(zhí)行回寫指令4取指順序流水線控制依賴周期12345678DIVR2,R1取指流水線沖突--結(jié)構(gòu)沖突3.結(jié)構(gòu)沖突(資源沖突)原因：硬件資源不夠，例如兩條指令都需要除法操作解決方法：增加額外的同類型資源改變資源的設(shè)計使其能被同時使用輪流暫停一部分流水線，輪流使用資源流水線沖突--結(jié)構(gòu)沖突超標(biāo)量CPU的體系結(jié)構(gòu)超標(biāo)量技術(shù)：可在一個時鐘周期內(nèi)對多條指令進(jìn)行并行處理，使CPI小于1；特點：處理器中有兩個或兩個以上的相同的功能部件；

要求操作數(shù)之間必須沒有相關(guān)性；整數(shù)指令浮點指令*2023/9/454/50超標(biāo)量CPU的體系結(jié)構(gòu)超標(biāo)量技術(shù)：可在一個時鐘周期內(nèi)對多條指超標(biāo)量結(jié)構(gòu)機器的例子兩條輸入流水線三條執(zhí)行流水線每個時鐘周期可從存儲器中獲取兩條指令用于執(zhí)行不需要訪問存儲器的指令可處理所有需要或不需要訪問存儲器的指令可用于進(jìn)行乘、除類較復(fù)雜的算術(shù)運算決定應(yīng)使用哪一條執(zhí)行流水線2023/9/455/50超標(biāo)量結(jié)構(gòu)機器的例子兩條輸入流水線三條執(zhí)行流水線每個時鐘2023/9/456/50多機并行系統(tǒng)大規(guī)模并行處理機（MPP）是一種價格昂貴的超級計算機，它由許多CPU通過高速專用互聯(lián)網(wǎng)絡(luò)連接。機群（cluster）由多臺同構(gòu)或異構(gòu)的獨立計算機通過高性能網(wǎng)絡(luò)或局域網(wǎng)連在一起協(xié)同完成特定的并行計算任務(wù)。刀片（blade）通常指包含一個或多個CPU、內(nèi)存以及網(wǎng)絡(luò)接口的服務(wù)器主板。通常一個刀片柜共享其它外部I/O和電源，而輔助存儲器則有距離刀片柜較近的存儲服務(wù)器提供。網(wǎng)格（Network）是一組由高速網(wǎng)絡(luò)連接的不同的計算機系統(tǒng)，可以相互合作也可獨立工作。網(wǎng)格計算機將接受中央服務(wù)器分配的任務(wù)，然后在不忙的時候（如晚上或周末）執(zhí)行這些任務(wù)。2023/8/356/50多機并行系統(tǒng)大規(guī)模并行處理機（M2023/9/457/50多核處理器2023/8/357/50多核處理器多線程技術(shù)單片多處理器(ChipMulitProcessor，CMP)問題：晶體管數(shù)量、芯片面積及芯片發(fā)熱量多線程處理器(MultithreadedProcessor)細(xì)粒度多線程(Fine-GrailMultithreading)在每個指令中切換線程，處理器必須能在每個時鐘周期切換線程。其優(yōu)點是可以隱藏停頓引起的吞吐量損失；缺點是單個線程處理速度變慢了。粗粒度多線程(Coarse-GrailMultithreading)

僅當(dāng)遇到開銷大的阻塞時才切換線程其缺陷在于流水線啟動開銷引起吞吐量損失，特別是對于短的阻塞2023/9/458/50多線程技術(shù)單片多處理器(ChipMulitProcesso

1966年M.J.Flynn按照指令流和數(shù)據(jù)流的不同組織方式，把計算機系統(tǒng)的結(jié)構(gòu)分為以下4類：

(1)單指令流單數(shù)據(jù)流

--SISD

(2)單指令流多數(shù)據(jù)流

--SIMD

(3)多指令流單數(shù)據(jù)流

--

MISD

(4)多指令流多數(shù)據(jù)流

--

MIMD計算機體系結(jié)構(gòu)的分類

1966年M.J.Flynn按照指令流和數(shù)據(jù)流的不同CUPUISCSDSSISD計算機MMSISD計算機典型是單處理器系統(tǒng)，特點：每次