一種多通道數(shù)字存儲(chǔ)示波器的觸發(fā)電路

一種多通道數(shù)字存儲(chǔ)示波器的觸發(fā)電路

1基于fpga/cpld的全數(shù)字化觸發(fā)電路在當(dāng)前的信號(hào)測(cè)量中，數(shù)字存儲(chǔ)器（sdo）被廣泛用于測(cè)量信號(hào)。因?yàn)樗愿鞣N觸發(fā)方法獲得了應(yīng)用。觸發(fā)電路是DSO和其它信號(hào)采集系統(tǒng)的重要功能電路。目前DSO中觸發(fā)電路的設(shè)計(jì)常采用模塊與A/D變換器平行,與信號(hào)調(diào)理通道直接相連的模擬或半模擬方案,即用電位器構(gòu)成分壓器產(chǎn)生觸發(fā)電平信號(hào),或用D/A轉(zhuǎn)換器,將設(shè)置的觸發(fā)字轉(zhuǎn)換成觸發(fā)電平信號(hào),然后送到比較器比較;利用各種開(kāi)關(guān)進(jìn)行邊沿選擇,利用電阻電容等構(gòu)成觸發(fā)抑釋電路。這種方案的優(yōu)點(diǎn)在于:觸發(fā)點(diǎn)設(shè)置準(zhǔn)確,對(duì)滿(mǎn)足條件的高速信號(hào)不會(huì)出現(xiàn)漏觸發(fā)現(xiàn)象。其缺點(diǎn)是:大量分離器件的使用,會(huì)直接導(dǎo)致故障率上升;改變觸發(fā)設(shè)置依靠機(jī)械調(diào)節(jié),響應(yīng)較慢;使用電位器有機(jī)械磨損,精度會(huì)隨時(shí)間下降;而使用D/A轉(zhuǎn)換器將使數(shù)字電路部分和模擬電路部分有較多關(guān)聯(lián),容易將高速數(shù)字電路的噪聲帶入敏感的模擬電路,增加系統(tǒng)調(diào)試的難度。高速A/D變換器和大規(guī)模FPGA/CPLD的出現(xiàn)和廣泛運(yùn)用,為觸發(fā)電路的全數(shù)字化提供了可能。這里提出了一種全數(shù)字化的觸發(fā)電路結(jié)構(gòu)——采用FIFO存儲(chǔ)器,利用其數(shù)據(jù)先進(jìn)先出的特性,配合高速數(shù)字比較器的比較結(jié)果,控制采樣數(shù)據(jù)的存儲(chǔ),實(shí)現(xiàn)觸發(fā)電路的多種功能。在此論述了數(shù)字觸發(fā)電路在CPLD中的設(shè)計(jì)實(shí)現(xiàn),并給出了應(yīng)用實(shí)例。2高保真度信號(hào)編碼算法設(shè)計(jì)在信號(hào)的數(shù)字化過(guò)程中,根據(jù)香農(nóng)采樣定理,以及考慮不同信號(hào)的信息特征,每周期采樣5~10個(gè)點(diǎn),一般能給出足夠的信號(hào)細(xì)節(jié),配合一些最佳擬合的插值算法,便能得到高保真度的信號(hào)波形。而利用高保真度的恢復(fù)信號(hào)作為系統(tǒng)外觸發(fā)時(shí)的觸發(fā)信號(hào)同樣也能保證系統(tǒng)的精度。此即觸發(fā)電路數(shù)字化技術(shù)的理論依據(jù)。這里所述的應(yīng)用實(shí)例中,A/D轉(zhuǎn)換器最高轉(zhuǎn)換速率為100MSPS,實(shí)時(shí)采樣信號(hào)帶寬為20MHz,選用正弦插值算法,這滿(mǎn)足數(shù)字化觸發(fā)電路在數(shù)據(jù)采集速率方面的要求。2.1數(shù)據(jù)采樣控制在一般的DSO系統(tǒng)中,觸發(fā)電路的控制對(duì)象是采樣脈沖。當(dāng)觸發(fā)條件滿(mǎn)足時(shí),開(kāi)啟門(mén)控允許采樣脈沖送到A/D轉(zhuǎn)換器,不滿(mǎn)足觸發(fā)條件時(shí)則關(guān)閉門(mén)控。A/D轉(zhuǎn)換產(chǎn)生的數(shù)據(jù)直接傳送到存儲(chǔ)器存儲(chǔ)。這種設(shè)計(jì)中采樣脈沖的控制電路復(fù)雜而存儲(chǔ)器控制簡(jiǎn)單,電路實(shí)現(xiàn)以模擬器件為主。在筆者所設(shè)計(jì)的數(shù)字化觸發(fā)電路中,采用了控制采樣數(shù)據(jù)存儲(chǔ)的方法,控制信號(hào)、控制流程都數(shù)字化了,其原理框圖如圖1所示。系統(tǒng)采用異步FIFO,讀寫(xiě)時(shí)鐘分別進(jìn)行控制。利用FIFO的數(shù)據(jù)采樣原理如下:CPU啟動(dòng)數(shù)據(jù)采集過(guò)程,FIFO寫(xiě)使能有效,FIFO寫(xiě)時(shí)鐘與A/D轉(zhuǎn)換器采樣時(shí)鐘同步,A/D產(chǎn)生的采樣數(shù)據(jù)寫(xiě)入FIFO;同時(shí)CPU啟動(dòng)預(yù)觸發(fā)計(jì)數(shù)器計(jì)數(shù),直到預(yù)觸發(fā)計(jì)數(shù)器計(jì)數(shù)值N達(dá)到預(yù)設(shè)的預(yù)觸發(fā)深度值No。這段時(shí)間內(nèi),觸發(fā)信號(hào)是被抑制的。當(dāng)FIFO中寫(xiě)入數(shù)據(jù)深度等于No而觸發(fā)信號(hào)還沒(méi)有來(lái)時(shí),使能FIFO讀,并使FIFO讀時(shí)鐘與寫(xiě)時(shí)鐘同步(RCLK=WCLK),以保持FIFO內(nèi)的數(shù)據(jù)數(shù)始終等于預(yù)觸發(fā)深度No,且使FIFO中所存放的數(shù)據(jù)總是最新的采樣數(shù)據(jù)。一旦信號(hào)越過(guò)觸發(fā)點(diǎn),CPU發(fā)出控制信號(hào)禁止FIFO讀,FIFO數(shù)據(jù)只進(jìn)不出,直到寫(xiě)滿(mǎn)1K的數(shù)據(jù)。此時(shí),FIFO“滿(mǎn)”狀態(tài)信號(hào)(FF)變?yōu)橛行А．?dāng)CPU檢測(cè)到FIFO滿(mǎn)信號(hào)有效時(shí),置FIFO寫(xiě)使能無(wú)效,FIFO中不再寫(xiě)入數(shù)據(jù),一次數(shù)據(jù)采集進(jìn)程結(jié)束。系統(tǒng)進(jìn)入數(shù)據(jù)處理進(jìn)程,CPU開(kāi)始讀取FIFO內(nèi)的數(shù)據(jù)并進(jìn)行處理(此時(shí)FIFO只讀不寫(xiě),直至FIFO被讀空,狀態(tài)“空”變?yōu)橛行?,計(jì)算信號(hào)參數(shù),內(nèi)插恢復(fù)波形以及送至LCD顯示。因此,控制FIFO的讀寫(xiě)與控制A/D采樣時(shí)鐘一樣可以實(shí)現(xiàn)多種控制功能。下面詳細(xì)論述數(shù)字化觸發(fā)電路的多種觸發(fā)功能的實(shí)現(xiàn)原理。2.2觸發(fā)窗口的設(shè)置一般地,信號(hào)上都會(huì)疊加一定幅度的噪聲。在邊沿觸發(fā)時(shí),如果只簡(jiǎn)單地設(shè)一個(gè)觸發(fā)電平,噪聲有可能使觸發(fā)電路在設(shè)定的電平附近反復(fù)觸發(fā),系統(tǒng)難以正常工作。解決方法是利用觸發(fā)窗。以上升沿觸發(fā)為例,數(shù)字化觸發(fā)脈沖的產(chǎn)生示意圖如圖2所示。由CPU設(shè)置兩個(gè)觸發(fā)字,兩者之差等于觸發(fā)窗口寬度。觸發(fā)窗口可以根據(jù)信號(hào)的情況由軟件進(jìn)行動(dòng)態(tài)設(shè)置,當(dāng)信號(hào)光滑,迭加的干擾小,窗口寬度可以設(shè)置得比較小,觸發(fā)的靈敏度高;當(dāng)信號(hào)和疊加的干擾大,適當(dāng)調(diào)整增大觸發(fā)窗口寬度,就可以保證觀(guān)察到穩(wěn)定的波形。CPU將兩個(gè)觸發(fā)字寫(xiě)入CPLD中的兩個(gè)數(shù)字比較器,對(duì)每一個(gè)采樣值都進(jìn)行比較,當(dāng)前后兩次采樣值越過(guò)高低兩個(gè)觸發(fā)電平時(shí),比較器的輸出將產(chǎn)生一個(gè)跳變。將比較器的輸出經(jīng)邊沿選擇器處理后送至觸發(fā)脈沖發(fā)生器產(chǎn)生一個(gè)觸發(fā)脈沖。觸發(fā)依極性分為上升沿觸發(fā)和下降沿觸發(fā)。利用數(shù)字比較器的兩個(gè)互為反相的輸出,通過(guò)設(shè)置不同邊沿觸發(fā)字,以選擇比較器的輸出經(jīng)處理后作為觸發(fā)脈沖發(fā)生器的輸入,實(shí)現(xiàn)不同極性的觸發(fā)。2.3預(yù)觸發(fā)深度的設(shè)置預(yù)觸發(fā)是數(shù)字觸發(fā)電路特有的功能,借此,可以觀(guān)測(cè)觸發(fā)點(diǎn)之前的信號(hào),該功能對(duì)于信號(hào)的分析十分有用。觸發(fā)點(diǎn)前的信號(hào)長(zhǎng)度定義為預(yù)觸發(fā)深度,動(dòng)態(tài)可調(diào)。利用FIFO作為A/D變換器輸出數(shù)據(jù)的緩存,預(yù)觸發(fā)深度可以通過(guò)設(shè)置一預(yù)觸發(fā)計(jì)數(shù)器來(lái)進(jìn)行預(yù)置和調(diào)整,前已論及,FIFO的深度為1K,因此預(yù)觸發(fā)的深度可以在0到1K之間任意選擇。當(dāng)系統(tǒng)開(kāi)始采樣前,FIFO清空,預(yù)觸發(fā)計(jì)數(shù)器置位(寫(xiě)入預(yù)觸發(fā)深度字)。開(kāi)始采樣后,采樣數(shù)據(jù)存入FIFO,同時(shí)預(yù)觸發(fā)計(jì)數(shù)器開(kāi)始計(jì)數(shù),直到計(jì)數(shù)器計(jì)數(shù)值等于預(yù)置值。在這段時(shí)間內(nèi),觸發(fā)脈沖發(fā)生器是禁止的。而后,FIFO進(jìn)入數(shù)據(jù)刷新?tīng)顟B(tài),FIFO中總是保存最新的數(shù)據(jù)信息,等待觸發(fā)脈沖的到來(lái)。觸發(fā)脈沖到來(lái)后,FIFO又開(kāi)始只寫(xiě)不讀,直到把FIFO寫(xiě)滿(mǎn)。這樣,在FIFO的1K數(shù)據(jù)中,觸發(fā)點(diǎn)之前的信號(hào)數(shù)據(jù)等于預(yù)置值。2.4觸發(fā)釋抑設(shè)計(jì)在釋抑期間內(nèi),不識(shí)別觸發(fā)信號(hào),以保證信號(hào)穩(wěn)定顯示。數(shù)字化觸發(fā)釋抑的設(shè)計(jì)是在每次觸發(fā)后,FIFO未寫(xiě)滿(mǎn)前,利用D觸發(fā)器使觸發(fā)脈沖產(chǎn)生器的輸出鎖定在高電平,后繼電路設(shè)計(jì)為電平有效的電路,這樣就可以保證FIFO的數(shù)據(jù)存儲(chǔ)連續(xù)而不間斷。2.5單次觸發(fā)和正常觸發(fā)示波器的觸發(fā)方式分為自動(dòng)觸發(fā)、單次觸發(fā)、正常觸發(fā)。自動(dòng)觸發(fā)的實(shí)現(xiàn)是在數(shù)據(jù)采集進(jìn)程中,當(dāng)FIFO中存儲(chǔ)數(shù)據(jù)達(dá)到預(yù)觸發(fā)值時(shí),啟動(dòng)一定時(shí)器進(jìn)行計(jì)時(shí),在預(yù)定時(shí)間后即使沒(méi)有觸發(fā)信號(hào)產(chǎn)生,仍禁止FIFO的數(shù)據(jù)刷新,強(qiáng)行寫(xiě)滿(mǎn)FIFO,而后進(jìn)入數(shù)據(jù)處理進(jìn)程,刷新顯示波形。單次觸發(fā)和正常觸發(fā)的實(shí)現(xiàn)主要依靠軟件處理。當(dāng)系統(tǒng)設(shè)置為單次觸發(fā)或正常觸發(fā)時(shí),在觸發(fā)之前,觸發(fā)電路使FIFO的讀寫(xiě)時(shí)鐘同步,即總是處于數(shù)據(jù)采集的第二階段,FIFO不斷刷新,顯示靜止。當(dāng)觸發(fā)后,單次觸發(fā)方式下系統(tǒng)刷新一次顯示,然后系統(tǒng)停留在當(dāng)前狀態(tài),不會(huì)自動(dòng)進(jìn)入下一次數(shù)據(jù)采集進(jìn)程;正常觸發(fā)方式下系統(tǒng)也刷新一次顯示,然后FIFO中寫(xiě)入預(yù)觸發(fā)深度的新值,等待下一次觸發(fā)信號(hào),如果觸發(fā)信號(hào)出現(xiàn),將使系統(tǒng)完成下一次數(shù)據(jù)采集和數(shù)據(jù)處理進(jìn)程,波形不斷刷新,如果不出現(xiàn)新的觸發(fā)信號(hào),就停留在原狀態(tài)等待。3數(shù)字觸發(fā)電路控制軟件的設(shè)計(jì)前述的數(shù)字化觸發(fā)電路的控制是由觸發(fā)和數(shù)據(jù)采集控制軟件實(shí)現(xiàn)的,控制軟件的流程圖如圖3所示。4基于fpga的電力線(xiàn)故障檢測(cè)整個(gè)數(shù)字化觸發(fā)電路可設(shè)計(jì)在一片ALTERA公司的FLEX6016系列CPLD中。這里采用硬件描述語(yǔ)言HDL來(lái)描述具體電路模塊,并用原理圖直觀(guān)地表現(xiàn)各模塊之間的連接關(guān)系。此部分電路分為三個(gè)子模塊,其中子模塊觸發(fā)窗(trig-window)、fifo控制器(fifo-controler)采用VHDL語(yǔ)言設(shè)計(jì)實(shí)現(xiàn),并且在VHDL程序中調(diào)用了LPM(LibraryofParameterizedModules)。限于篇幅,不能給出詳細(xì)程序。觸發(fā)信號(hào)發(fā)生器